精华公布栏

发信人: xfei (怒火胃中烧), 信区: ECE
标  题: [合集]请教关于maxplus的问题(转载)
发信站: 哈工大紫丁香 (2003年12月25日17:31:16 星期四), 站内信件

────────────────────────────────────────
yhhgirl (嫣然一笑)                   于 2003年12月23日17:52:03 星期二说道:

  我的程序编译之后要进行管教分配
  我是自己进行分配的
  我很奇怪为什么在没有分配的管脚和pins的窗口不仅出现了我所定义的输入输出
还有很多lpm里的一些门以及其它的信号和管教
  这是为什么？？？
  另外
  分配完之后再编译就出错了
  说什么我的project not fit
  还有我将一个clk8192的信号分配给global clear也出了错

────────────────────────────────────────
xfei (怒火胃中烧)                    于 2003年12月23日18:00:40 星期二说道:

在pins窗口里的信号，应该是有输入和输出信号标志的才需要吧，
其他的应该都是内部的信号。
project not fit，是因为你的器件的型号选择的不正确，
或者是，你分配管脚的方法由于该芯片的资源有限导致编译不通过。
global clear，应该是EPLD的reset脚吧？
clk应该分配到global clk上吧，具体情况具体分析了
【在 yhhgirl (嫣然一笑) 的大作中提到: 】
:   我的程序编译之后要进行管教分配
:   我是自己进行分配的
:   我很奇怪为什么在没有分配的管脚和pins的窗口不仅出现了我所定义的输入输出
:  还有很多lpm里的一些门以及其它的信号和管教
:   这是为什么？？？
:   另外
:   分配完之后再编译就出错了
:   说什么我的project not fit

────────────────────────────────────────
faye (%*waterloo&california*%)       于 2003年12月23日18:26:41 星期二说道:

所有你不需要定义的管脚他的输入输出是随机分配的，这个可以不去
管他
至于你所说的clk的那个管脚，它在cpld中认为只能当时钟来用
解决可以改名
或者加个lcell
【在 yhhgirl (嫣然一笑) 的大作中提到: 】
:   我的程序编译之后要进行管教分配
:   我是自己进行分配的
:   我很奇怪为什么在没有分配的管脚和pins的窗口不仅出现了我所定义的输入输出
:  还有很多lpm里的一些门以及其它的信号和管教
:   这是为什么？？？
:   另外
:   分配完之后再编译就出错了
:   说什么我的project not fit

────────────────────────────────────────
yhhgirl (嫣然一笑)                   于 2003年12月23日20:47:56 星期二说道:

另外我是按着师兄的分配来的
硬件电路是不可更改的必须按着硬件来分配
我只是改动了一部分程序（不是很大）
结果就不行了
【在 yhhgirl (嫣然一笑) 的大作中提到: 】
:   我的程序编译之后要进行管教分配
:   我是自己进行分配的
:   我很奇怪为什么在没有分配的管脚和pins的窗口不仅出现了我所定义的输入输出
:  还有很多lpm里的一些门以及其它的信号和管教
:   这是为什么？？？
:   另外
:   分配完之后再编译就出错了
:   说什么我的project not fit

────────────────────────────────────────
xfei (怒火胃中烧)                    于 2003年12月23日20:52:14 星期二说道:

（1）可以修改一下程序，尽量简化一下吧，我觉得可能是逻辑过于复杂
（2）如果不行的话，你可以试一下自己手动修改内部的资源分配
     不过这个东西，没见识过，估计自己分配的不见得好到哪里去
（3）都行不通的话，只能在板子上飞线了，这个活我最愿意干了，^_^
【在 yhhgirl (嫣然一笑) 的大作中提到: 】
:  另外我是按着师兄的分配来的
:  硬件电路是不可更改的必须按着硬件来分配
:  我只是改动了一部分程序（不是很大）
:  结果就不行了
: 【在 yhhgirl (嫣然一笑) 的大作中提到: 】
: :   我的程序编译之后要进行管教分配
: :   我是自己进行分配的

────────────────────────────────────────
xfei (怒火胃中烧)                    于 2003年12月23日21:31:59 星期二说道:

  我觉得没有问题
   我是按着师兄的分配来的芯片的资源也绝对满足
    你说的好像都不是原因
   :(
【在 xfei (怒火胃中烧) 的大作中提到: 】
: 在pins窗口里的信号，应该是有输入和输出信号标志的才需要吧，
: 其他的应该都是内部的信号。
: project not fit，是因为你的器件的型号选择的不正确，
: 或者是，你分配管脚的方法由于该芯片的资源有限导致编译不通过。
: global clear，应该是EPLD的reset脚吧？
: clk应该分配到global clk上吧，具体情况具体分析了
: 【在 yhhgirl (嫣然一笑) 的大作中提到: 】

────────────────────────────────────────
xfei (怒火胃中烧)                    于 2003年12月23日21:32:04 星期二说道:

� 就算让它自动分配也是我用的芯片
管脚分配和以前我师兄分配的一样
只是现在重新作了一下
就出现这些问题了
【在 yhhgirl (嫣然一笑) 的大作中提到: 】
:   我觉得没有问题
:    我是按着师兄的分配来的芯片的资源也绝对满足
:     你说的好像都不是原因
:    :(
: 【在 xfei (怒火胃中烧) 的大作中提到: 】
: : 在pins窗口里的信号，应该是有输入和输出信号标志的才需要吧，
: : 其他的应该都是内部的信号。
: : project not fit，是因为你的器件的型号选择的不正确，

────────────────────────────────────────
sxz (贫铀装甲)                       于 Tue Dec 23 23:33:24 2003 说道:

如果重新分配了管脚或管脚没动重新改动了设计，出现这种情况，编译时保持管脚分配不
动，其他
内部逻辑要忽视掉让编译器重新来过应该能解决这个问题，你可以试一试。
【在 xfei 的大作中提到: 】
:   我觉得没有问题
:    我是按着师兄的分配来的芯片的资源也绝对满足
:     你说的好像都不是原因
:    :(
: 【在 xfei (怒火胃中烧) 的大作中提到: 】
: : 在pins窗口里的信号，应该是有输入和输出信号标志的才需要吧，
: : 其他的应该都是内部的信号。
: : project not fit，是因为你的器件的型号选择的不正确，
: : 或者是，你分配管脚的方法由于该芯片的资源有限导致编译不通过。
: : global clear，应该是EPLD的reset脚吧？
: : clk应该分配到global clk上吧，具体情况具体分析了

────────────────────────────────────────
swhit (寒冰)                         于 Wed Dec 24 14:50:38 2003 说道:

这是因为你所需要的逻辑单元太多了！
可能你选择的器件已经不能满足你的需要了！
换种器件试一下！
或者你用了EAB！
EAB的资源不够了！
看看你的.RPT文件的情况！
【在 yhhgirl 的大作中提到: 】
:   我的程序编译之后要进行管教分配
:   我是自己进行分配的
:   我很奇怪为什么在没有分配的管脚和pins的窗口不仅出现了我所定义的输入输出
:  还有很多lpm里的一些门以及其它的信号和管教
:   这是为什么？？？
:
:   另外
:   分配完之后再编译就出错了
:   说什么我的project not fit
:   还有我将一个clk8192的信号分配给global clear也出了错
:

────────────────────────────────────────