发信人: champaign (原野), 信区: ECE
标  题: DSP的接口方案(6)
发信站: 哈工大紫丁香 (Sat Oct 30 10:30:36 1999), 转信

发信人: Webber (剧院魅影), 信区: DSP
标  题: DSP的接口方案（6）
发信站: 饮水思源站 (Mon Jun  7 19:20:06 1999) , 站内信件

性能考虑
对于特定的转换器，接口过程的某些方面会对模拟性能产生影响。在
梯形DAC中，当新的转换数据被装入DAC寄存器后会有微小的杂波产生，
在其他的ADC中，额定的性能可能不能到达如果在转换过程中试图数据
回读（不论串行或并行）。梯形DAC作为二进制加权元素来配置，贡献
通常的模拟输出的电流或电压。每个二进制加权元素由一个数字DAC寄
存器中的位来控制，寄存数据的MSB相对应最重要的电流或电压加权。

然而，随着DAC寄存器的改变，DAC输出将直接反应任何DAC寄存数据中的
任何杂波。许多DAC提供双缓存的寄存器结构，DSP将写与数据总线相连
的第一个寄存器。当写周期结束后，这个寄存器中的内容可以独立地传
送给DAC寄存器。利用这种方式，位于写过程中的数据总线杂波不会导致
DAC中的模拟输出杂波。

一些ADC，比如基于转换器的连续逼近寄存器，在转换过程中易受噪声
的影响。所以，重要的是，结果的回读仅当转换过程已经结束但在下
一个取样瞬间到来之前才发生。

随着更多的设计正在使用DSP进行开发，其中既有基于软件的-使用通用
DSP引擎或RISC处理器，也有基于硬件的-使用专门的DSP硬件引擎；一个
常见的需求是ADC或DAC的接口，或者可能就是同时使用两者的混合产品
，用来连续信号的模拟域和处理器中的离散化的表示之间的转换。

ADC和DAC接口风格是匹配的以满足那些DSP引擎的需要。两个主要的接口
风格提供在特定设计条件下截然不同的优点。并行器件提供更高速度的
传送和易于接口的内存映射系统；而串行器件更小的尺寸，更少的引脚
，和潜在的更低的成本和功耗。

回顾一下两种预期中的处理器和转换器的接口规范说明书来确定能够
达到的正确接口对你是很重要的。纠正在调试阶段发现的问题所要的
代价是昂贵的，因为损失了时间和额外的元件成本。
--
       禁行受，不上网，汝今能持否？

※ 来源:·饮水思源站 bbs.sjtu.edu.cn·[FROM: 202.120.8.158]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: champaign.bbs@bbs.sj]