HITEA 版 (精华区)

发信人: babygrant (lonely), 信区: HITEA
标  题: FPGA开发流程及开发软件的评价***** 
发信站: 哈工大紫丁香 (2001年09月21日07:34:00 星期五), 站内信件



FPGA的设计开发流程主要包括四个步骤：设计输入（Design Entry）、仿真（Simulat
ion）、综合（Synthesis）及布局布线（Place & Route）。

  1. 设计输入（Design Entry）

  Summit公司的VisualHDL、Mentor公司的Renoir、Aldec公司的ActiveHDL。均支持图文
混合的层次化设计。三者都提供PC版本，VisualHDL还有工作站版本。

  图形输入包括状态图、真值表、流程图、方框图等。其中流程图输入方法是Renoir独
有的。文本输入包括VHDL和Verilog，上述工具都而且同时支持两种语言。

  Renoir支持HDL2GRAPH，即从VHDL/Verilog语言模块转换到图形。这一特性有助于分析
已有HDL的语言结构。

  ActiveHDL提供HDL语法高亮显示、自动产生文本结构、自动格式化文本等非常有益的
文本编辑浏览特性。Renoir和VisualHDL甚至不提供最基本的HDL语法高亮显示。

  2. 仿真（Simulation）

  仿真包括功能仿真和时序仿真。其中，功能仿真在布局布线之前；时序仿真在布局布
线之后。仿真工具有Mentor公司的Modelsim和Aldec公司的ActiveHDL，二者同时支持VH
DL和Verilog的仿真。Cadence公司也提供仿真工具，似乎对Verilog的支持更强，没有评
估过。Modelsim同时提供PC和工作站版本，ActiveHDL只有PC版本。

  其中Modelsim是工业界应用最广的仿真工具，已经成为事实上的标准。界面简洁，仿
真速度快，功能强大而稳定。

  ActiveHDL提供图示化仿真激励输入，而且有testbench的自动生成模板，这些特性都
是独有的。而且语言的在线帮助系统非常好。

  3. 综合（Synthesis）

  综合工具实现从HDL语言到FPGA或ASIC网表的生成。目前有Synopsys公司的FPGA Comp
iler II、Mentor公司的Examplar和Synplify公司的Synplicity。三者都有PC和工作站版
本。

  其中FPGA Compiler II是应用最广的，只支持FPGA的综合。Synopsys公司另外有ASIC
的综合工具。

  Examplar同时支持FPGA和ASIC。

  Synplicity界面简洁，据说综合速度比其他二者更快。

  4. 布局布线（Place & Route）

  布局布线采用FPGA厂商提供的工具。Xilinx有Foundation Series和Alliance Series
两个系列，分别支持几十门级以下和以上的FPGA。Altera的两个系列是MaxPlusII和Qua
rtus。
  

--
※ 来源:·哈工大紫丁香 bbs.hit.edu.cn·[FROM: 172.16.3.214]