Electronics 版 (精华区)

发信人: dsp (Z族@ Z~笨笨), 信区: Electronics
标  题: 板子上过孔多了好不好(zz)
发信站: 哈工大紫丁香 (2003年10月24日11:27:06 星期五), 站内信件

发信人: threewater (吃饱了混天黑), 信区: Circuit
标  题: [合集] 板子上过孔多了好不好？
发信站: BBS 水木清华站 (Fri Sep  5 02:14:53 2003), 站内

☆─────────────────────────────────────☆
   verybusy (verybusy) 于  (Thu Feb 13 23:05:32 2003)  提到:

肯定不好，不论是板子的机械性能和电器性能都受到影响
只是在不同的条件下影响的大小不同罢了。
如果频率不高板子不是很大（线长和波长不可比）倒是不用太关心
如果高频信号线，功率电源线上一定要小心
【 在 pipibug (屁屁虫~爱mm,更爱DriverDev!) 的大作中提到: 】
: 觉得不好




☆─────────────────────────────────────☆
   iid (独立同分布) 于  (Thu Feb 13 23:16:24 2003)  提到:

sorry写错了，是分布电容

（4）高频电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”
是指元件连接过程中所用的过孔（Via）越少越好，据测，一个过孔可带来约0.5 pF的分
布电容，减少过孔数能显著提高速度。
【 在 threewater (吃饱了混天黑) 的大作中提到: 】
: 这里的“公布电容”只的是什么？
: 我以前也听过，但是我有一点糊涂，如果一个过孔产生
: 0.5pf的电容，那么串连的两个过孔，电容就是
: 0.25pf，这不就是说过孔越多，电容越小了吗？




☆─────────────────────────────────────☆
   devilface (快刀小八) 于  (Sat Feb 15 13:10:19 2003)  提到:

如果单纯考虑过孔的分布电容来讲，在普通的高速数字电路中带来的附加延时
可以忽略对系统的影响也可以不考虑，但是由过孔带来的阻抗不连续和分布
电感却是很严重的，过孔越多，反射越厉害，串扰也越大，从而带来的等效y
延时相当大，如果在时序要求严格的系统中将会带来时序错误和串扰等问题

【 在 iid (独立同分布) 的大作中提到: 】
: sorry写错了，是分布电容
: （4）高频电路器件管脚间的引线层间交替越少越好。所谓“引线的层间交替越少越好”
: 是指元件连接过程中所用的过孔（Via）越少越好，据测，一个过孔可带来约0.5 pF的分
: 布电容，减少过孔数能显著提高速度。




--

                                 ﹀ _▁▂▃__
     Electronics 是我家       __▁▂▁___ ﹀ ﹋
　　             我爱我家                ﹋  ﹀   ¤
    █▆▅▇▆▅▄▃▄▅▆▄▃▂▃▄▃▂________   __▂▃▄
    █▇▆▅▃▁▂▁-－ _--_--－------－▔-－    ▔-   ▁▂▃▄

※ 来源:·哈工大紫丁香 bbs.hit.edu.cn·[FROM: 202.118.235.4]