Electronics 版 (精华区)

发信人: xiaozhang (校长), 信区: Electronics
标  题: CMOS制造工艺迈进0.10微米 
发信站: 哈工大紫丁香 (Sun Jul  7 11:09:39 2002) , 转信

一条旧闻了 
 
eNet硅谷动力   25日 03:53 
　　欧洲IMEC（Inter-universities Microelectronics Center）独立研究组织日前宣 
布，其与Philips半导体合作开发0.10微米工艺CMOS的技术加速计划，将比其它产业提早 

1～2年完成。 
　　 
　　IMEC于比利时Leuven发表年度研究评估，并发表了该新闻演示文稿，此联盟为Phil 
ips与IMEC之前合作的延伸。Philips还加入欧洲联合百纳米CMOS技术（European Union 
's Hundred Nanometer CMOS Technology﹔HUNT）计划，发展0.10微米（100纳米）工艺 

，此计划使用缩小版（Scaled-Down Version）的平面CMOS工艺。 
　　 
　　IMEC Silicon Technology与Device Integration部门副总裁Herman Maes表示，该 
组织预期在2002年第四季度展示已整合的0.10微米工艺，使用铜金属及低传导系数介电 
材料做导线，并于2003年前将技术转移给8吋晶圆厂。 
　　 
　　IMEC表示，根据半导体产业协会（Semiconductor Industry Association；SIA）发 

表的国际半导体技术蓝图，0.10微米工艺技术预计在2003～2004年完成，此计划已将时 
间表提前，SIA三个月后的2000年更新版产业图应会将时间提早，但时间仍需由委员会决 

定。 
　　 
　　Philips与IMEC计划于2001年第四季度展示初期的整合前端生产线用于0.10微米晶体 

管，此技术将包括三层铜导线模块，使用中度低传导系数介电材料。后端生产线则使用 
较松散的0.13微米设计规则。 
　　 
　　这些工艺步骤涵盖193纳米平版印刷、蚀刻、清洗、新材料（包括低传导系数与高传 

导系数介电材料），及铜沉积。IMEC表示将整合浅沟绝缘技术、闸堆栈（Gate Stack） 
、Ultra-Shallow Junctions、硅化物、BEOL铜低传导系数模块进入工艺



--

※ 来源:．哈工大紫丁香 http://bbs.hit.edu.cn [FROM: 218.108.29.91]