Electronics 版 (精华区)

发信人: leafxu (慢慢变老), 信区: Electronics
标  题: Re: VHDL语言中关于双向总线接口器的描述？
发信站: 哈工大紫丁香 (2004年02月13日09:20:50 星期五), 站内信件

我给你一个

LIBRARY ieee;
USE ieee.std_logic_1164.ALL;

ENTITY bidir IS
    PORT(
        bidir   : INOUT STD_LOGIC_VECTOR (7 DOWNTO 0);
        oe, clk : IN STD_LOGIC;
        inp     : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
        outp    : OUT STD_LOGIC_VECTOR (7 DOWNTO 0));
END bidir;

ARCHITECTURE cpld OF bidir IS
SIGNAL  a  : STD_LOGIC_VECTOR (7 DOWNTO 0);  -- DFF that stores 
                                             -- value from input.
SIGNAL  b  : STD_LOGIC_VECTOR (7 DOWNTO 0);  -- DFF that stores 
BEGIN                                        -- feedback value.
    PROCESS(clk)
    BEGIN
    IF clk = '1' AND clk'EVENT THEN  -- Creates the flipflops
        a <= inp;                    
        outp <= b;                  
        END IF;
    END PROCESS;    
    PROCESS (oe, bidir)          -- Behavioral representation 
        BEGIN                    -- of tri-states.
        IF( oe = '0') THEN
            bidir <= "ZZZZZZZZ";
            b <= bidir;
        ELSE
            bidir <= a; 
            b <= bidir;
        END IF;
    END PROCESS;
END cpld;

【 在 mdwLNAS (青竹) 的大作中提到: 】
: 在VHDL语言中如何定义双向总线接口器信号类型呢？en为使能信号线，dir方向控制信号线
: ，为八位总线。大家给一点建议！
: port(A:inout std_logic_vector(7 downto 0);－－实体端口描述
:      B:inout std_logic_vector(7 downto 0);
:      en:in bit;
:      dir:in bit    
:     );
: 
: begin                                    －－构造体进程描述
:   process(en,dir)
:   begin


--
不要轻易地说爱，许下的诺言就是欠下的债；
也不要轻易的说不爱，也许幸福就关在门外！
所以懂得珍惜现在把握未来，不要等错过了才懂得去爱！

※ 来源:·哈工大紫丁香 bbs.hit.edu.cn·[FROM: 202.118.228.123]