Electronics 版 (精华区)
发信人: alphame (), 信区: Electronics
标 题: Re: 请教Verilog的一个问题
发信站: 哈工大紫丁香 (2004年03月11日11:55:23 星期四), 站内信件
就应该是这样的
错误应该不在这里
//最好不要 "描述" 双沿触发的触发器
//不利于实现
【 在 Afu (【阿福Ж执子之手】) 的大作中提到: 】
:
: 如何表达一个上升沿和下降沿都能触发的触发器
: 我想用 always@(posedge clk or negedge clk)
: 可是结果不对：（
: 应该怎样表达？
--
※ 来源:·哈工大紫丁香 bbs.hit.edu.cn·[FROM: 221.224.38.244]
※ 修改:·alphame 於 03月11日11:58:34 修改本文·[FROM: 221.224.38.244]
Powered by KBS BBS 2.0 (http://dev.kcn.cn)
页面执行时间：4.779毫秒