Electronics 版 (精华区)

发信人: dsp (Z族@ Z~笨笨), 信区: Electronics
标  题: Re: 请教什么情况下采用上拉或下拉电阻?
发信站: 哈工大紫丁香 (2003年11月07日16:46:58 星期五), 站内信件

另外还有用于TTL-CMOS的匹配，
在引脚悬空时有确定的状态

【 在 longlone (特此声明：此猪非彼猪) 的大作中提到: 】
: 接上拉电阻有时是增强驱动能力，抵抗干扰
: OC们必须加上拉电阻
: 【 在 DoctorChen (我也不是大夫) 的大作中提到: 】
: : 在电路的设计中，常遇到上拉或下拉电阻，请高手指点一下什么情况下上拉或下拉？


--

                                 ﹀ _▁▂▃__
     Electronics 是我家       __▁▂▁___ ﹀ ﹋
　　             我爱我家                ﹋  ﹀   ¤
    █▆▅▇▆▅▄▃▄▅▆▄▃▂▃▄▃▂________   __▂▃▄
    █▇▆▅▃▁▂▁-－ _--_--－------－▔-－    ▔-   ▁▂▃▄

※ 来源:·哈工大紫丁香 bbs.hit.edu.cn·[FROM: 202.118.235.4]