Electronics 版 (精华区)

发信人: whynot (精诚所至，金石为开), 信区: Electronics
标  题: 谈谈其他DSP(1)Motorola
发信站: 哈工大紫丁香 (Sat Sep 18 19:02:17 1999), 转信

其他公司的DSP也是各有特色的嘛,
Motorola 的24位运算宽度使你不在为精度不够而烦恼

DSP56001:
主频: 20.5, 27, or 33 MHz
位数: 24-bit fixed point DSP
      24 bit data bus, 16 bit address bus, 
      56 bit accumulators (2)
外设: host interface port,
     serial ports (2), 
     general purpose I/O pins, timer.
内存: Harvard architecture. 
     512 words program RAM, 32 words bootstrap ROM, 
     512 words data RAM, 512 words data ROM on chip.  
封装: PGA, CQFP or PQFP packaging.

DSP56000: 
Mask-programmed version of DSP56001, same peripherals and
data memories, 3.75k words program ROM on chip.

DSP56002:
特点:--- based on new 24-bit DSP56k core
     --- a superset of the DSP56001 architecture
     --- with On-Chip Emulation (OnCE) debug port,
     --- clock PLL and improved bus arbitration
     --- four cycle double precision multiply
     --- support for block floating point
     --- Same memory as in DSP56001,
         except for 64 words bootstrap ROM.  

主频: 40MHz
外设: Host interface port
      serial ports (2),
      general purpose I/O pins,
      programmable 24-bit timer,
      non-maskable interrupt
封装: PGA and CQFP packaging.

DSP56L002:
Low-power version of the DSP56002 offering identical
performance as the DSP56002 but at 3.3V.
封装: PQFP.

DSP56004:
特点: modular DSP, same 24-bit DSP56k core as in DSP56002.
     Targeted to consumer digital audio applications
外设: On-Chip Emulation (OnCE) debug port
     clock PLL, serial host interface (I2C and SPI)
     four general purpose I/O pins,
     two stereo serial audio receivers (I2S/Sony)
     three stereo serial audio transmitters (I2S/Sony)
     external SRAM/DRAM memory interface with 8-bit 
     data bus.
主频: 40 MHz (5V supply) in 80-pin QFP package.

DSP96002:
核:  IEEE format floating point DSP;
     two complete 32 bit data and address buses;
     Harvard architecture. 
内存:1k words program RAM,
    64 words bootstrap ROM,
    1k words data RAM, 
    1k words data ROM,
主频:  Available in 33 MHz or 40 MHz
封装: 223-pin PGA packaging.
--
※ 来源:·饮水思源站 bbs.sjtu.edu.cn·[FROM: www-post@bbs]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: whynot.bbs@bbs.sjtu.]
发信人: whynot (精诚所至，金石为开), 信区: Electronics
标  题: 谈谈其他DSP(2) Motorola
发信站: 哈工大紫丁香 (Sat Sep 18 19:03:17 1999), 转信

DSP56009 

应用: suitable for digital audio decompression functions, such as Dolby AC-3; Surround, MPEG1 Layer 2, and Digital Theater Systems (DTS), 

特征:

Digital Signal Processing Core 
- 40MIPS; 25 ns instruction cycle at 80 MHz 
- Two 56-bit accumulators including extension byte 
- Parallel 24 x 24-bit multiply-accumulate in 1 instruction
   cycle (2 clock cycles) 
- Double precision 48 x 48-bit multiply with 96-bit result in 6 instruction cycles 
- 56-bit addition/subtraction in one instruction cycle 
- Fractional and integer arithmetic with support for multi-precision arithmetic 
- Hardware support for block-floating point Fast Fourier Transforms (FFT) 
- Hardware nested DO loops 
- Zero-overhead fast interrupts (2 instruction cycles) 
- PLL-based clocking with a wide range of frequency multiplications (1 to 4096) and power saving clock divider 
- Four 24-bit internal data buses and three 16-bit internal address buses for simultaneous accesses to one program and two data memories 

Memory

10240 x 24-bit on-chip Program ROM* 
4608 x 24-bit on-chip X-data RAM and 3072 x 24-bit on-chip X-data ROM* 
4352 x 24-bit on-chip Y-data RAM and 1792 x 24-bit on-chip Y-data ROM* 
512 x 24-bit on-chip Program RAM and 64 x 24-bit bootstrap ROM 
Up to 2304 x 24-bit from X and Y data RAM can be switched to Program RAM giving a total of 2816 x 24-bits of Program RAM 
Bootstrap loading from Serial Host Interface or External Memory Interface 


Peripheral and Support Circuits

---- Serial Audio Interface (SAI) includes two receivers and three transmitters, master or slave capability, and implementation of I2S, Sony, and Matshushita audio protocols; 
---- two sets of SAI interrupt vectors 
Serial Host Interface (SHI) features single master capability, 10-word receive FIFO, and support for 8-, 16- and 24-bit words 
---- External Memory Interface (EMI), implemented as a peripheral supporting 
---- Four dedicated, independent, programmable General Purpose I/O (GPIO) lines 

80-pin plastic Quad Flat Pack surface-mount package; 14 x 14 x 2.45 mm; 0.65 mm lead pitch 
 

 
--
※ 来源:·饮水思源站 bbs.sjtu.edu.cn·[FROM: www-post@bbs]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: whynot.bbs@bbs.sjtu.]
发信人: whynot (精诚所至，金石为开), 信区: Electronics
标  题: 谈谈其他DSP(3)AT&T (Lucent)
发信站: 哈工大紫丁香 (Sat Sep 18 19:04:22 1999), 转信

AT&T:

DSP 16 FAMILY: 
DSP16A : fixed point
 ----  a 25ns cycle time 
 ----  separate on-chip 16-bit program- and data buses
 ----  12k x 16-bit program ROM 
       a 2k x 16-bit data-RAM 

DSP 32C/3210:
DSP32C,  32-bit floating point 
 ----  40-bits accumulator 
 ----  16/24-bit fixed point. 
 ----  The 32C has 
       three 512 x 32-bit RAM:s
 ----  Serial and parallell I/O, timer,DMA-controller.  
 ----  50 and 66MHz.

DSP3210/DSP3207: 32-bit floating point 
 ---- four 40-bit floating-point accumulators 
      24 general purpose 32-bit fixed point registers.  
 ---- Single 32-bit (4G-byte) linear memory space
      Support for byte, 16-bit word, and 32-bit word  
      accesses.
      Big/little endian interface.
 ---- C-like assembly language
 ---- Two 1k x 32-bit RAMs and a 256 x 32-bit boot ROM.  
 ---- Serial I/O, timer, DMA-controller.  
 ---- DSP3210  55MHz/5V and 66MHz/5V.
      DSP3207  55MHz/5V and 66MHz/5V and 40MHz/3V.
--
※ 来源:·饮水思源站 bbs.sjtu.edu.cn·[FROM: www-post@bbs]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: whynot.bbs@bbs.sjtu.]