Electronics 版 (精华区)

发信人: whynot (精诚所至，金石为开), 信区: Electronics
标  题: CPU和DSP功能结合(1)
发信站: 哈工大紫丁香 (Sat Sep 18 20:30:15 1999), 转信

今年二月Intel和Analog Devices宣布开发一种新的DSP内核。
尽管只透露了很少的细节，但考虑到Intel是世界上第一大CPU供应商，
Analog Devices是世界上第四大DSP供应商，看来结合Intel CPU和Analog 
Devices DSP的一种混合结构的产品在试验中。

        这个月底，Lucent和Motorola将发布一种新的DSP内核，以此
作为星核联盟的一部分。第一个器件将是DSP，但考虑到Lucent和Motorola
在微处理器和CPU市场上的主导地位，以及Lucent将获得使用Motorola的
M核微处理器结构的许可的这一事实，看来综合CPU和DSP的结构的产品在酝酿中。

芯片商所垂涎的
        CPU和DSP供应商们彼此垂涎对方的市场已有10年了。CPU供应
商，从自身角度出发，要为多余的MIPS找个用武之地，而DSP的功能则
是以巨大的多媒体市场为中心的，这一市场是他们所瞄准的。DSP供应
商们，则通过增加更容易编程的结构，使其产品更对大型机设计者的
口味。

        虽然CPU和DSP仍然相去甚远，但是它们在逐渐彼此融合，双方
的设计者都向对方的产品性能靠拢。

        CPU和DSP的融合采取了很多种形式。例如，象Pentium、UltraSPARC
这样的尖端CPU，也具备了硬件乘法器和为高速算术与矢量操作而设计的
多媒体指令设备扩展。同时，许多尖端DSP (特别是浮点器件)，已经具有
比较直角的指令设备，编译起来更加方便，这样DSP可更容易控制，功能
上更加独立，不象从前还需要特定的主机设备。有些尖端DSP已经开始
和通用控制内核协作，内核的任务是运行C语言主程序，将内部循环计
算分配给一个或几个乘加单元。DSP技术也被集成到尖端微控制器中，
比如Siemens的 Tricore与Hitachi 的SH-DSP，或者通过固定的DSP执行单
元，或者通过单个DSP/CPU执行单元。
--
       禁行受，不上网，汝今能持否？

※ 来源:·饮水思源站 bbs.sjtu.edu.cn·[FROM: 202.120.8.158]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: whynot.bbs@bbs.sjtu.]
发信人: whynot (精诚所至，金石为开), 信区: Electronics
标  题: CPU和DSP功能结合(2)
发信站: 哈工大紫丁香 (Sat Sep 18 20:31:30 1999), 转信

应用决定分开
        通用CPU善于传输大量的数据，而DSP善于采样并处理实时信号，
它们的结合是很自然的。大多数控制，通讯，多媒体应用都要求综合数据
传输和信号处理功能。问题是，如何实现这个功能，同时占用最小的空间
，化费最少，编程效率最高？所有这些，均取决于应用的类型、数据处理
和信号处理的结合程度、投放市场的时间要求。

        尖端个人机和工作站CPU，象Pentium、UltraSPARC,特别擅长数学
计算和信号处理。一个重要原因是它们集成了高性能的浮点单元，能在每
个时钟周期内执行一条乘加指令，始终作整数运算。

        而且，Pentium、UltraSPARC提供的MMX、VIS指令设备，处理器
执行SIMD(单指令多数据)矢量操作，大大加快了象图象这样的多媒体应用
。最后，两种处理器都有特别宽，高速的外部数据总线，以确保MMX/VIS单
元不断获得新数据。

        尖端CPU的信号处理能力仅次于最快的多乘加器DSP，因为它们具
有32或64位操作指令，并且将死区用于通用处理，但是，在作大量信号处
理时缺乏DSP的效率(费用，能耗，编码密度)。

        在基本是作信号处理的情况下，不用尖端CPU，而可以用微处理器
内核，结合DSP功能，效果是一样的。这样做有好几种方式：通过附加乘加
器；集成一个独立的微处理器和DSP内核；合并DSP和微处理器执行单元。

        附加乘加器是最直接的方法，许多微处理器生产者都是这样作的，
以提高他们的产品在某一特定领域的算术能力。例如，NEC,Mitsubishi 都
在其微处理器上加了乘加器以满足控制磁盘驱动器时的算术需要。

        除了往微处理器上添加乘加器外，性能更好的方法是加入全功能
的DSP内核，扩展了乘加器的算术功能，因为具有高速位操作，循环寻址，
减零循环和其他一些基本功能，使其更适合信号处理。附加乘加器和结合
DSP与微处理器的方法一般用于矢量寻址的应用场合，比如基站终端。

--
       禁行受，不上网，汝今能持否？

※ 来源:·饮水思源站 bbs.sjtu.edu.cn·[FROM: 202.120.8.158]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: whynot.bbs@bbs.sjtu.]
发信人: whynot (精诚所至，金石为开), 信区: Electronics
标  题: CPU和DSP功能结合(3)
发信站: 哈工大紫丁香 (Sat Sep 18 20:32:24 1999), 转信

        Analog Device 就推出一种GSM手机，结合ADSP2100 DSP与Hitachi H8
微处理器内核。微处理器提供系统控制并处理协议堆栈。DSP处理所有的
GSM语音和信道编码。

        德州仪器公司在将其产品推向基站工业时也采取了相同的方法。
为诺基亚和爱立信手机而设计的，就结合了C54x DSP和较次的ARM处理器。

什么才合理
        从效率的角度来说，把DSP和微处理器集成到一块芯片内，在设计
市场大、功能固定的产品如调制解调器或基站终端时是非常合理的。在这种
情况下，数据处理和信号处理的要求能事先确定，CPU、DSP和输入输出资源
能最优化分配。

        缺点是需要为两个内核各开发独立的软件。一般程序员要掌握两套
开发工具，用两种语言写代码(微处理器用C语言，DSP用汇编语言)，而且需
要手工调整使两个程序同步。许多芯片供应商都愿意容忍这个让人头痛的事
，只要在生产时解决这个问题，把费用转嫁到成千上万的产品中去。

        在通用器件中结合独立的DSP内核与微处理器是不很合理的。想在很
广的应用范围内充分利用DSP的功能是非常困难的。而且，双轨发展的努力最
终要用户来接收。用户对产品投放市场的时间很挑剔，这使软件的拖延变的
更加不可容忍，另外，产品数量小的话，就很难收回研究成本。


紧密结合
        为提高硬件效率和编程者的效率，瞄准通用项目的芯片供应商采用
了DSP、CPU的混合结构，把微处理器和DSP执行单元更加紧密的结合在一起。
ARM为第一代Piccolo 器件而作的设计变化，结合了ARM7 CPU和16位的DSP，
就生动的说明了这一点。

        公司自己承认，Piccolo在几个关键方面受到限制。其中之一，DSP
缺乏自己的地址发生器，因此，它要依赖ARM7来获得数据，这降低了协作性。
其次，尽管内核的编程环境一样，DSP有自己的一套指令和独立的寄存器，使
编程更加复杂。

        将于五月召开的嵌入式处理器讨论会上，ARM 将推出一种新的器件，
可以弥补以上那些缺点。这种新器件采用ARM9内核，通过提供外部32位指令和
数据通道，以及为DSP提供独立的地址产生器，大大提高数据产生量与精确度
。为使这种器件易于编程，ARM使指令系统和寄存器相统一，使DSP能用C语言
编程(Piccolo DSP 只能用汇编编程)。公司也暗示，将采用多乘加器以改进
DSP内核。
--
       禁行受，不上网，汝今能持否？

※ 来源:·饮水思源站 bbs.sjtu.edu.cn·[FROM: 202.120.8.158]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: whynot.bbs@bbs.sjtu.]
发信人: whynot (精诚所至，金石为开), 信区: Electronics
标  题: CPU和DSP功能结合(4)
发信站: 哈工大紫丁香 (Sat Sep 18 20:33:23 1999), 转信

再迈进一步
东芝和西门子已经作出努力，把DSP、CPU更加紧密的结合在一起。东芝的尖端
产品，例如SH3－DSP，结合了32位的SuperH RISC 处理器与16位的定点DSP。
SH3-DSP也提供了128入口的MMU，4通道DMA控制器，2个40位的累加器，8通道的
10位AD转换器，2通道的8位DA转换器。而且还提供8KB的X、Y的数据RAM，16KB
的CPU、DSP共享的数据缓存区。

SH3－DSP提供独立的CPU(68条16位RISC指令)和DSP(92条16/32位DSP指令)，
以及寄存器(6个32位DSP寄存器)。DSP和CPU采用不同的指令系统时，共享数据
和解码单元。

为使协调性最大，SH3－DSP提供了4套内部总线。这种结构能使CPU、DSP在DMA
控制器选中X、Y数据RAM时同时访问共享缓存区。最主要的，器件在每个时
钟周期内可执行4条独立指令――加，减，乘，在内存里存取数据。

西门子的Tricore，结合32位的RISC CPU和16位DSP，使集成度和精确度更高。
象SH3－DSP一样，CPU、DSP共享一块数据和解码单元。但是于之不同的是，
Tricore的DSP、CPU是在一条流水管道，一套指令系统，一套寄存器的基础
上发展起来的。

为使协调性最大，Tricore器件通过独立的总线向内核传输16KB的指令与数据
缓存区的内容。Tricore也提供两个16位的乘法器，每个时钟周期可以作两个
16×16的乘法或一个32×32的乘法。

将CPU、DSP紧密结合提高了硅的利用率，减小了能耗。同样重要的是，这简
化了编程，更易于在集成软件环境下开发器件。例如，Green Hills Software
用普通的IDE就能使用SH3－DSP和Tricore器件，提供系统级的调试，编译，执
行和版本控制。高水平的软件支持是大型机设计者能接收DSP的重要条件。



--
       禁行受，不上网，汝今能持否？

※ 来源:·饮水思源站 bbs.sjtu.edu.cn·[FROM: 202.120.8.158]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: whynot.bbs@bbs.sjtu.]