Electronics 版 (精华区)

发信人: whynot (精诚所至，金石为开), 信区: Electronics
标  题: DSP的接口方案（2）
发信站: 哈工大紫丁香 (Sat Sep 18 19:42:02 1999), 转信

DSP们的接口转换器
所有当今的DSP引擎-定点和浮点的-在特性上总有一个串行接口或并行
内存接口（除非它是为一个不需要外部硬件支持的嵌入式应用而设计
的器件）。并行数据总线在宽度上同DSP的内部字宽相等，对于大部分
定点处理器来说的典型值是16位。然而在一些DSP系列中，数据总线宽
度是24位，其中额外的分辨率用于音频处理应用中。

对于浮点处理器而言，数据总线宽度将是32位或更多。串行接口提供全
双工同步操作，输入和输出数据通过以比特为单位的串行方式进行处理。
每次传送的最大比特数典型上等于处理器的内部数据总线宽度，但通常
是可编程改变的以适应同大量不同的外围设备进行接口。转换器通常可
以被认为是DSP处理器的“内存映射”外围设备，代表转换值的数据可
以被读出或写入。

匆匆一瞥的话，这看上去可能是一个简单的任务-决定于在转换器和DSP
之间使用的接口类型。转换器接口对于DSP引擎同样有两个基本接口类型
可用-串行和并行。实际上所有的DSP都提供串行接口。许多瞄准嵌入式
应用的器件可能只提供串行接口，因为通过清除昂贵的外部数据和地址
总线的引脚能够降低器件的成本。然而，当你选择这种接口类型时，关
于基本主题的变化在两类中都激增，但特别是存在无数开放的和专用的
标准的串行接口的情况。

并行接口
转换器最初被认为带有接口，使它们能够在早期计算机的内存映射中进
行配置的。因此，转换器以处理器内存映射表中的单个或系列地址形式
出现，使转换的数据通过在一个时钟周期内读（从一个ADC）或写（向
一个DAC）来传送。

传送过程非常快并可被认为是一个简单内存访问周期。高速DSP工作于
高至100MIPS的指令速率并且许多DSP拥有非常短的内存访问周期时间。
为了同一个转换器成功地接口，通常需要对DSP进行编程为转换器在访
问周期时间内插入等待状态。在许多DSP中，这个特性是可编程的且可
以为外部内存映射的不同范围单独编程。

另外一个技术是使用一个内存应答信号，用来当数据已准备好读或写时
通知处理器。一些DSP为转换器和其他诸如UART等非内存外围设备提供
一个独立的外部映射（或I/O空间）。

设想一下，比如，一个14比特的DAC与一个定点DSP（见以下的附带报告
，“实现一个并行接口”）的数据总线相连。在这个情况下，使用了I/O
地址空间。并且它拥有一个相对较大的地址空间，需要（或不需要）解码
来选择转换器。这个例子突出了并行接口的一些缺点，因为在DSP和转换
器都需要许多引脚来支持这个接口。转换器需要转换的每个数据比特的
引脚，以及片选（CS\），读（RD\）或写（WR\）的引脚。由并行接口带
来的更多的引脚数问题最终往往导致管芯和封装的费用比使用串行接口
的版本更多。

看积极的方面，并行接口更快且有高的转换速率（大于1M取样/秒）。
当串行带宽太慢无法支持所需的数据率时，并行接口就成为必需的。

从编程的角度看，并行接口更容易管理，因为仅涉及对内存或I/O空间
地址定位的简单的读或写操作。甚至当使用象C语言一样的高级语言时
，可以在内存空间内（或在I/O空间内使用特殊的结构）定义变量，允
许轻易地访问转换器。（见以下的附带报告，“实现一个并行接口”
，可见使用带并行接口的转换器的进一步细节）。

串行接口
串行接口最远可追溯至第一个微控制器，当时制造商试图减少引脚的
数目，典型的做法是用3线的接口将外围设备接至微控制器。这个方法
是有效的，特别是如果串行传送速率远高于转换器或外围设备所要求
的数据带宽时。与并行传送时，将整个转换数据在一个时钟周期中传送
出去的情况不同，数据是以串行比特方式传送出去的，可能是转换数据
的最高位（MSB）或最低位（LSB）首先被传送，依次类推，在每个串行
时钟周期传送，直到N比特的转换的N比特全部被传送出去。

这个原则被扩展到DSP的串行接口的情况下，此时所支持的串行传送速
率可在几十兆赫兹的范围内。

串行接口的一个主要优点是引脚数的减少。毫不惊讶的是制造商已提交
了许多不同的串行协议；其中的一些已经成为工业标准而其他仍旧实际
上为专用-但所有协议都努力减少引脚数目。串行协议中的一些已经得
到工业范围的承认，包括有Motorola（Austin，TX）的串行外围设备接口
（SPI）和队列SPI（QSPI），Philips（Sunnyvale，CA）的内部IC总线
（I2C）和内部IC声音总线（I2S）。

串行接口的转换器的例子包括为音频或话音频带信号处理应用所架构的
器件，尽管转换器分辨率通常只有16位，但串行接口能够处理这些所需
的信号带宽。

在并行接口上的引脚数目的减少是可观的。大部分定点处理器允许通
过它们的串行口发送或接收长度为4到16位字长的字。因此为了方便起
见，许多分辨率高于8位的转换器在转换器和DSP之间以16位字长进行
数据和状态的传送。许多DSP的串行口（SPORT）们被设计为全双工工作
，它们与典型的微机串行口的不同之处在于它们使用帧同步脉冲-通常
是一个独立的引脚（或者是用于异步全双工传送的两个引脚）-来指出
数据帧的开始。典型的微机串行口使用SCLK作为串行数据的指示器；所
以，仅当数据有效时SCLK才有效。DSP串行口以一个连续的SCLK运作，
FS（Frame Sync）脉冲指示有效数据的开始。

由一个帧同步脉冲初始或分帧的串行传送是DSP的SPORT对转换器进行接
口最常用的串行格式。由于DSP上SPORT口所提供的强大的灵活性，可以
将转换器设置为主方或从方。转换器能够产生帧同步来初始化传送（转
换器是主方），或者这可以由DSP来完成（转换器是从方）。

让转换器或AFE提供取样定时是方便的，因为它将提供对DSP很重要的周
期取样率。然而，一些处理器不具备与“主模式”转换器连接的能力；
所以，有必要让处理器通过产生硬件中断的实时时钟来提供取样定时。
（见附带报告，“实现一个串行接口”，44页。）

信号处理理论要求输入或输出信号的取样率必须至少是信号中所感兴
趣部分最高频率的两倍以符合Nyquist准则。

--
       禁行受，不上网，汝今能持否？

※ 来源:·饮水思源站 bbs.sjtu.edu.cn·[FROM: 202.120.8.158]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: whynot.bbs@bbs.sjtu.]