Embedded 版 (精华区)

发信人: freesky (往事随风), 信区: Embedded_system
标  题: 集成电路芯片封装技术简介
发信站: 哈工大紫丁香 (2003年03月07日19:38:32 星期五), 站内信件

集成电路芯片封装技术简介
集成电路芯片封装技术简介
　　自从美国Intel公司1971年设计制造出4位微处a理器芯片以来，在20多年时间内，C
PU从Intel4004、80286、80386、80486发展到Pentium和PentiumⅡ，数位从4位、8位、
16位、32位发展到64位;主频从几兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶
体管数由2000个跃升到500万个以上;半导体制造技术的规模由SSI、MSI、LSI、VLSI达到
 ULSI。封装的输入/输出（I/O）引脚从几十根，逐渐增加到几百根，下世纪初可能达2
千根。这一切真是一个翻天覆地的变化。
　　对于CPU，读者已经很熟悉了，286、386、486、Pentium、Pentium Ⅱ、Celeron、
K6、K6-2 ……相信您可以如数家珍似地列出一长串。但谈到CPU和其他大规模集成电路
的封装，知道的人未必很多。所谓封装是指安装半导体集成电路芯片用的外壳，它不仅
起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内部世界
与外部电路的桥梁--芯片上的接点用导线连接到封装外壳的引脚上，这些引脚又通过印
制板上的导线与其他器件建立连接。因此，封装对CPU和其他LSI集成电路都起着重要的
作用。新一代CPU的出现常常伴随着新的封装形式的使用。
芯片的封装技术已经历了好几代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM，技术指
标一代比一代先进，包括芯片面积与封装面积之比越来越接近于1，适用频率越来越高，
耐温性能越来越好，引脚数增多，引脚间距减小，重量减小，可靠性提高，使用更加方
便等等。
　下面将对具体的封装形式作详细说明。
一、DIP封装
　70年代流行的是双列直插封装，简称DIP(Dual In-line Package)。DIP封装结构具有
以下特点:
1.适合PCB的穿孔安装;
2.比TO型封装(图1)易于对PCB布线;
3.操作方便。
　DIP封装结构形式有:多层陶瓷双列直插式DIP，单层陶瓷双列直插式DIP，引线框架式
DIP(含玻璃陶瓷封接式，塑料包封结构式，陶瓷低熔玻璃封装式)，如图2所示。
　衡量一个芯片封装技术先进与否的重要指标是芯片面积与封装面积之比，这个比值越
接近1越好。以采用40根I/O引脚塑料包封双列直插式封装(PDIP)的CPU为例，其芯片面积
/封装面积=3×3/15.24×50=1：86,离1相差很远。不难看出，这种封装尺寸远比芯片大
，说明封装效率很低，占去了很多有效安装面积。
　Intel公司这期间的CPU如8086、80286都采用PDIP封装。
二、芯片载体封装
　80年代出现了芯片载体封装，其中有陶瓷无引线芯片载体LCCC(Leadless Ceramic Ch
ip Carrier)、塑料有引线芯片载体PLCC(Plastic Leaded Chip Carrier)、小尺寸封装
SOP(Small Outline Package)、塑料四边引出扁平封装PQFP(Plastic Quad Flat Packa
ge)，封装结构形式如图3、图4和图5所示。
　以0.5mm焊区中心距，208根I/O引脚的QFP封装的CPU为例，外形尺寸28×28mm，芯片尺
寸10×10mm，则芯片面积/封装面积=10×10/28×28=1：7.8，由此可见QFP比DIP的封装
尺寸大大减小。QFP的特点是:
1.适合用SMT表面安装技术在PCB上安装布线;
2.封装外形尺寸小，寄生参数减小，适合高频应用;
3.操作方便;
4.可靠性高。
　在这期间，Intel公司的CPU，如Intel 80386就采用塑料四边引出扁平封装PQFP。
三、BGA封装
　90年代随着集成技术的进步、设备的改进和深亚微米技术的使用，LSI、VLSI、ULSI相
继出现，硅单芯片集成度不断提高，对集成电路封装要求更加严格，I/O引脚数急剧增加
，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种--
球栅阵列封装，简称BGA(Ball Grid Array Package)。如图6所示。
　BGA一出现便成为CPU、南北桥等VLSI芯片的高密度、高性能、多功能及高I/O引脚封装
的最佳选择。其特点有:
1.I/O引脚数虽然增多，但引脚间距远大于QFP，从而提高了组装成品率;
2.虽然它的功耗增加，但BGA能用可控塌陷芯片法焊接，简称C4焊接，从而可以改善它的
电热性能:
3.厚度比QFP减少1/2以上，重量减轻3/4以上;
4.寄生参数减小，信号传输延迟小，使用频率大大提高;
5.组装可用共面焊接，可靠性高;
6.BGA封装仍与QFP、PGA一样，占用基板面积过大;
　Intel公司对这种集成度很高(单芯片里达300万只以上晶体管)，功耗很大的CPU芯片，
如Pentium、Pentium Pro、Pentium Ⅱ采用陶瓷针栅阵列封装CPGA和陶瓷球栅阵列封装
CBGA，并在外壳上安装微型排风扇散热，从而达到电路的稳定可靠工作。
四、面向未来的新的封装技术
　BGA封装比QFP先进，更比PGA好，但它的芯片面积/封装面积的比值仍很低。
Tessera公司在BGA基础上做了改进，研制出另一种称为μBGA的封装技术，按0.5mm焊区
中心距，芯片面积/封装面积的比为1:4，比BGA前进了一大步。
　1994年9月日本三菱电气研究出一种芯片面积/封装面积=1:1.1的封装结构，其封装外
形尺寸只比裸芯片大一点点。也就是说，单个IC芯片有多大，封装尺寸就有多大，从而
诞生了一种新的封装形式，命名为芯片尺寸封装，简称CSP(Chip Size Package或Chip 
Scale Package)。CSP封装具有以下特点:
1.满足了LSI芯片引出脚不断增加的需要;
2.解决了IC裸芯片不能进行交流参数测试和老化筛选的问题;
3.封装面积缩小到BGA的1/4至1/10，延迟时间缩小到极短。
　曾有人想，当单芯片一时还达不到多种芯片的集成度时，能否将高集成度、高性能、
高可靠的CSP芯片(用LSI或IC)和专用集成电路芯片(ASIC)在高密度多层互联基板上用表
面安装技术(SMT)组装成为多种多样电子组件、子系统或系统。由这种想法产生出多芯片
组件MCM(Multi Chip Model)。它将对现代化的计算机、自动化、通讯业等领域产生重大
影响。MCM的特点有:
1.封装延迟时间缩小，易于实现组件高速化;
2.缩小整机/组件封装尺寸和重量，一般体积减小1/4，重量减轻1/3;
3.可靠性大大提高。
　随着LSI设计技术和工艺的进步及深亚微米技术和微细化缩小芯片尺寸等技术的使用，
人们产生了将多个LSI芯片组装在一个精密多层布线的外壳内形成MCM产品的想法。进一
步又产生另一种想法:把多种芯片的电路集成在一个大圆片上，从而又导致了封装由单个
小芯片级转向硅圆片级(wafer level)封装的变革，由此引出系统级芯片SOC(System On
 Chip)和电脑级芯片PCOC(PC On Chip)。
随着CPU和其他ULSI电路的进步，集成电路的封装形式也将有相应的发展，而封装形式的
进步又将反过来促成芯片技术向前发展。
芯片封装技术}
{ 所谓封装是指安装半导体集成电路芯片用的外壳，通过芯片上的接点用导线连接到封
装外壳的引脚上，这些引脚又通过印刷电路板上的插槽与其他器件相连接。它起着安装
、固定、密封、保护芯片及增强电热性能等方面的作用。芯片的封装技术已经历了好几
代的变迁，从DIP、QFP、PGA、BGA到CSP再到MCM。下面就带领大家看看一些常见芯片的
封装方式。
CPU
CPU的封装方式取决于CPU安装形式，通常采用Socket插座安装的CPU只能使用PGA(栅格阵
列)的形式进行封装，而采用Slot X槽安装的CPU则全部采用SEC(单边接插盒)的形式进行
封装。早期的CPU是采用DIP或PQFP进行封装，由于这些CPU已是淘汰产品，故本小节不再
进行详细说明。
1. PGA(Pin Grid Arrax)引脚网格阵列封装
目前CPU的封装方式基本上是采用PGA封装，在芯片下方围着多层方阵形的插针，每个方
阵形插针是沿芯片的四周，间隔一定距离进行排列的。它的引脚看上去呈针状，是用插
件的方式和电路板相结合。安装时，将芯片插入专门的PGA插座。PGA封装具有插拔操作
更方便，可靠性高的优点，缺点是耗电量较大。从486的芯片开始，出现的一种ZIF(Zer
o Insertion Force Socket，零插拔力的插座)的CPU插座，专门用来安装和拆卸PGA封装
的CPU。
PGA也衍生出多种封装方式。PGA(Pin Grid Arrax，引脚网格阵列)封装，适用于Intel 
Pentium、Intel Pentium PRO和Cxrix/IBM 6x86处理器；SPGA封装，适用于AMD K5和Cx
rix MⅡ处理器；CPGA(Ceramic Pin Grid Arrax，陶瓷针形栅格阵列)封装，适用于Int
el Pentium MMX、AMD K6、AMD K6－2、AMD K6 Ⅲ、VIA Cxrix Ⅲ、Cxrix/IBM 6x86MX
、IDT WinChip C6和IDT WinChip 2处理器；PPGA(Plastic Pin Grid Arrax，塑料针状
矩阵)封装，适用于Intel Celeron处理器(Socket 370)；FC－PGA(Flip Chip Pin Grid
 Arrax，反转芯片针脚栅格阵列)封装，适用于Coppermine系列Pentium Ⅲ、Celeron Ⅱ
和Pentium4处理器。
2. SEC(单边接插卡盒)封装
Slot X架构的CPU不再用陶瓷封装，而是采用了一块带金属外壳的印刷电路板，该印刷电
路板集成了处理器部件。SEC卡的塑料封装外壳称为SEC(Single Edgecontact Cartridg
e)单边接插卡盒。这种SEC卡设计是插到Slot X(尺寸大约相当于一个ISA插槽那么大)插
槽中。所有的Slot X主板都有一个由两个塑料支架组成的固定机构，一个SEC卡可以从两
个塑料支架之间插入Slot X槽中。
其中，Intel Celeron处理器(Slot 1)是采用(SEPP)单边处理器封装；Intel的PentiumⅡ
是采用SECC(Single Edge Contact Connector，单边接触连接)的封装；Intel的Pentiu
mⅢ是采用SECC2封装。
芯片组
芯片组的南北桥芯片、显示芯片等等，主要采用的封装方式是BGA或PQFP封装。
1. BGA(Ball Grid Arrax)球状矩阵排列封装
BGA封装为底面引出细针的形式，得用可控塌陷芯片法焊接(简称C4焊接)。以我们常见的
主板芯片组来说，我们实际看到的体积和外观并不是真正的工作芯片的大小和面貌，而
是芯片经过封装后的东西。这种封装对于芯片来说是必需的，也是至关重要的。因为芯
片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀而造成电气性能下降。另一
方面，封装后的芯片也更便于安装和运输。BGA封装的封装面积只有芯片表面积的1.5倍
左右，芯片的引脚是由芯片中心方向引出的，有效地缩短了信号的传导距离，因此信号
的衰减便随之减少，芯片的抗干扰、抗噪性能也会得到大幅提升。而且，用BGA封装不但
体积较小，同时也更薄(封装高度小于0.8mm)。于是，BGA便拥有了更高的热传导效率，
非常适宜用于长时间运行的系统、稳定性极佳。BGA封装的I/O引脚数虽然增多，但引脚
间距远大于QFP，从而提高了组装成品率。虽然它的功耗增加，但BGA能用C4法焊接，从
而可以改善它的电热性能。它具有信号传输延迟小，使用频率大大提高；组装可用共面
焊接，可靠性高等优点，缺点是BGA封装仍与QFP、PGA一样，占用基板面积过大。
2. PQFP(Plastic Quad Flat Package)塑料方形扁平式封装
PQFP封装的芯片的四周均有引脚，其引脚数一般都在100以上，而且引脚之间距离很小，
管脚也很细，一般大规模或超大规模集成电路采用这种封装形式。用这种形式封装的芯
片必须采用SMD(表面安装设备技术)将芯片边上的引脚与主板焊接起来。采用SMD安装的
芯片不必在主板上打孔，一般在主板表面上有设计好的相应管脚的焊点。将芯片各脚对
准相应的焊点，即可实现与主板的焊接。用这种方法焊上去的芯片，如果不用专用工具
是很难拆卸下来的。PQFP封装适用于SMD表面安装技术在PCB上安装布线，适合高频使用
，它具有操作方便、可靠性高、芯片面积与封装面积比值较小等优点。
BIOS芯片
目前大部分主板上的BIOS芯片为可擦写的BIOS，我们最常见到的BIOS芯片的封装方式主
要有DIP(双列直插式封装)和PLCC(模塑有引线芯片载体封装)。其实这两种封装的BIOS芯
片在性能上并无差别，只不过是体积和成本不一样而已。
1. DIP(Dual.In－line Package)双列直插式封装
DIP封装的BIOS芯片两侧有两排引脚，其引脚数一般不超过100，须要插入到具有DIP结构
的芯片插座上。当然，也可以根据其引脚直接插在有相同焊孔数和几何排列的电路板上
进行焊接。DIP封装适合PCB(印刷电路板)上穿孔焊接，有对PCB布线、操作方便等优点，
缺点是芯片面积与封装面积比值较大。一般DIP封装的BIOS芯片是采用的是28或32脚DIP
封装方式。
2. PLCC(Plastic Leaded Chip Carrier)塑料有引线芯片载体封装
还有一种采用的是PLCC32封装方式，外形呈正方形，32脚封装，四周都有管脚，外形尺
寸比DIP封装小得多。PLCC封装适合用SMT表面安装技术在PCB上安装布线，具有外形尺寸
小、可靠性高的优点。
内存
内存颗粒的封装方式最常见的有SOJ、TSOPⅡ、Tinx－BGA、BLP、μBGA等封装。另外由
于SIP与DIP封装方式主要应用在早期或其他组态的内存产品上，这里就不作详细介绍了
。
1.SOJ(Small Out－Line J－Lead)小尺寸J形引脚封装
SOJ封装方式是指内存芯片的两边有一排小的J形引脚，直接附着在印刷电路板的表面上
。SOJ封装一般应用在EDO DRAM。
2.TSOP(Thin Small Out－Line Package)薄型小尺寸封装
大部分的SDRAM内存芯片都是采用传统的TSOP封装方式。TSOP封装方式是指外观上轻薄且
小的封装(它的封装厚度只有SOJ的三分之一)，是在封装芯片的周围做出引脚，直接附着
在印刷电路板的表面上。如SDRAM的IC为两侧有引脚，SGRAM的IC四周都有引脚。TSOP封
装方式中，内存芯片是通过芯片引脚焊在PCB板上的，焊点和PCB板的接触面积较小，使
得芯片向PCB板传热就相对困难。而且TSOP封装方式的内存在超过150MHz后，会有很大的
信号干扰和电磁干扰。
3.Tinx－BGA(Tinx Ball Grid Arrax)小型球栅阵列封装
Kingmax内存最引人注目的是采用独特的Tinx－BGA封装方式，它能减小了芯片和整个内
存的PCB板的面积，实际上，Tinx－BGA封装可视为超小型的BGA封装。Tinx－BGA封装的
电路连接也和传统方式不同，内存芯片和电路板的连接实际是依赖芯片中心位置的细细
导线。Tinx－BGA封装比起传统的封装技术有三大进步：更大的容量(在电路板上可以封
装更多的内存颗粒)；更好的电气性能(因为芯片与底板连接的路径更短，避免了电磁干
扰的噪音，能适合更高的工作频率)；更好的散热性能(内存颗粒是通过一个个锡球焊接
在PCB板上，由于焊点和PCB板的接触面积较大，所以内存芯片在运行中所产生的热量可
以很容易地传导到PCB板上并散发出去)。
4.BLP(Bottom Lead PacKage)底部引交封装
樵风(ALUKA)金条的内存颗粒采用特殊的BLP封装方式，该封装技术在传统封装技术的基
础上采用一种逆向电路，由底部直接伸出引脚，其优点就是能节省约90％电路，使封装
尺寸电阻及芯片表面温度大幅下降。和传统的TSOP封装的内存颗粒相比，明显要小很多
。BLP封装与KINGMAX的TINY－BGA封装比较相似，BLP的封装技术使得电阻值大幅下降，
芯片温度也大幅下降，可稳定工作的频率更高。
5.μBGA(Micro Ball Grid Arrax)微型球栅阵列封装
μBGA封装是在BGA基础上做了改进，按0.5mm焊区中心距，芯片面积与封装面积的比大于
1∶1.14，是Tessera的独家专利，尤其适合工作于高频状态下的Direct RDRAM，但制造
成本极高昂，目前主要用于Direct RDRAM。}
高密度塑封技术的发展前景
STMicroelectronics公司
     最近几年，电子器件封装技术的发展极为迅速，原因是：第一、集成在芯片上的功
能日益增多，甚至把整个系统的功能都集成在一块芯片上；第二、为了轻便或者便於携
带，要求把系统做得很小。小型化是促进消费类产品，蜂窝电话及电脑等产品发展的最
强有力的动力。现在有一半的电子系统是“便携式”的，到2004年，这类产品将增加到
六成。
    封装的尺寸缩小了，互相连接的效率提高了。连接效率是指芯片的最大尺寸和封装
尺寸之间的比值。在九十年代初，PQFP封装的连接效率最高是0.3，而最近一两年出现的
CSP封装的连接效率高达0.8至0.9。最新一代封装的连接效率高於用金属丝连接的COB封
装的连接效率，与FC（倒装芯片）封装相当。在晶圆上进行封装的优点很多，它已成为
制造业的热门话题。今後五年，封装技术的发展方向是：1、一部分CSP封装实现标准化
，这些封装将大量地生产；2、建立CSP封装的产业：设立与材料、装配、测试以及安装
在板上等有关的基础工业；3、进一步发展倒装芯片封装技术和有关的基础产业；4、开
发WLCSP（在晶圆上进行芯片尺寸封装）并建立这种封装的产业。
引脚从布置在四周变为阵列式
    在九十年代初，用於电脑的塑封ASIC的I/O数量在200至300之间。这些ASIC使用的是
PQFP封装，尺寸从28×28 mm到40×40 mm，引脚数量分别是208和304个，布置在封装的
四周，引脚之间的距离是0.5 mm。为了增多引脚数量，人们试图把间距减少到0.4 mm和
0.3mm，但没有成功。因为供应商和ASIC的用户都遇到一些问题：供应商在装配和测试时
很难保持引脚的形状和尺寸；ASIC的用户在回熔焊接以及形成焊点时遇到成品率太低的
问题。
    从增加引脚数量这个角度看，PQFP已经是到头了。於是人们转到现有的其它封装上
，例如CBGA（陶瓷球栅阵列），它的引脚是做在底面上，布置成阵列。引脚的数量和封
装尺寸的平方成正比，而不是和封装尺寸的一次方成正比，在尺寸很小的情况有可能安
排很多的I/O，而引脚之间的距离也可以大一些。问题在於成本：每个引脚的制造成本是
几美分，对於大多数应用而言，这是不可以接受的。
    当第一个PBGA（塑封球栅阵列）进入市场时，它是照搬CBGA技术，但成本低，是用
塑料薄片取代陶瓷基片，用环氧树脂包封代替气密密封。生产最多的尺寸为27 ×27 mm
、256个球形引脚、间距为1.27 mm的塑封球栅阵列封装。它的市价为每个引脚1至2美分
，这取决於塑料薄片的层数。
    应当把BGA看成是封装技术的一个突破。这不仅是因为它能够安排更多的I/O，更重
要的是，它可以按照集成电路的功能，设计成两层到几层；可以把电阻优化，两块或者
更多块的芯片可以在放同一块基片上并且互相连接起来，然後再封在同一个外壳中，这
就是MCM（多芯片块模块）。使用倒装芯片技术时可以不必用金属丝进行连接，从IC的速
度、降低复杂程度及功耗的角度看，也是有益的。使用引线框的“一级封装”己经有三
十多年的历史了。通用“多级封装”的大门也己打开：封装成了IC和系统设计师手中的
又一件工具。这就使得集成电路和应用之间可以灵活地结合起来。
BGA的发展
    在BGA中，间距尺寸用得最多的是1.27 mm（50密耳）、1.0 mm、0.8 mm及0.5 mm。
用不同的间距时，引脚的数量不同，如图1所示。
    在选择间距时，一方面是小型化的程度，另一方面是BGA输出与PCB之间的连接能力
，需要在这两者之间进行拆衷。间距愈小、连接点愈密，就需要更密集更昂贵的的基片
。现在，1.0 mm及1.27 mm间距在电脑及硬盘驱动器中是常见的。便携式电信产品是使用
0.8 mm间距，正在走向0.5 mm。有时，在BGA的中间部分，引出脚故意做得少一些，只在
周围布置3排或者4排球形引脚，这样，印制电路板上的连接线路比较容易设计。
    另一个影响间距的因素是焊点的可靠性。装在线路板上的器件需要经过一定次数的
高低温循环而不能出现损坏。测试条件会因为不同产品而有所不同，消费类产品的循环
次数是1000次，用於汽车的产品的是3000次。
    测试对於球形引脚是很敏感的。因为球形引脚的尺寸决定了器件和印制电路板之间
的距离，BGA和印制电路板产生膨胀时会产生机械应力，这个距离决定了吸收机械应力的
能力。间距较小时，球形引脚尺寸也较小。所以，现在，高可靠性的产品在间距方面是
比较保守的，往往使用1.0至1.27 mm的间距。
    在减小尺寸的同时，封装的高度也降低：包封，基片以及球形引脚的尺寸缩小了。
高度从1.7 mm降低到1.2 mm又降低到1.0 mm。然而，进一步降到0.7 mm的进展甚小。
BGA是灵活性很强的技术：不同尺寸的BGA可以在同一条生产线上进行生产，无须改变生
产的材料、设备及工艺流程。
BGA和倒装芯片的结合
    把BGA封装和倒装芯片技术两者结合起来，有以下优点：1、引脚数目可以做得很多
（1000至2000的I/O），而先进的MCU需要很多的I/O；2、减少寄生电气参数，可以把阻
抗和串音减少5至10倍；3、缩短装配（焊接金属丝）时间。用最新的技术，焊接金属丝
的速度是每秒6至7根金属丝。如果集成电路有2000个I/O，就需要大约5分钟，而倒装芯
片的焊接只需要几秒钟。4、散热性能较好，这是因为可以用散热器从芯片的背面把热量
散发出去。5、缩小尺寸。
    对於用金属丝连接的BGA，芯片尺寸和封装尺寸之间最小相差2mm，而对於倒装芯片
BGA，最小是相差1 mm。这表示，对於一块10 ×10 mm的BGA，用金属丝连接的BGA，芯片
尺寸最大可以是8 × 8 mm；用倒装芯片BGA的芯片尺寸最大可以是9 × 9 mm；相应的封
装密度分别是0.64和0.81。
    从这个例子可以看到，倒装芯片BGA可以做到和CSP相同的封装密度（一般是0.8）。
所以，BGA技术可以把微型化提高到很高的水平，而且可以提高速度并且把热量散发出去
。
CSP技术
    最近几年，在全世界出现了数十种CSP。但是，为了适应大量生产的需要，在CSP产
业化方面，最迫切的是制定标准。
CSP可以分成两种类型（图2）：
  1、 对於大封装，CSP的连线技术可以在引线架上进行，或者在有机基片上进行。
    用引线架的CSP中，尽量缩短引线的长度，从而缩小它的尺寸。引脚是布置在封装的
四边上，多数情况是安排在四周围。最小的间距是.05 mm，这与TQFP以及TSSOP封装相似
。因此，缩小封装尺寸便影响到I/O的数量。这种CSP的I/O数量少，但是可以做得很小。
由於冲压出来的引线架比切片的便宜，所以这种CSP的经济效益也较好，因而在数量大的
市场，成功的可能性很高。
    在“有机CSP”中，在芯片和外面的那块板之间是一层薄膜。与引线架相比，这个方
案更灵活，引脚布置成两排或更多，间距为0.8 mm~0.5 mm，可以把I/O数量增加到数百
个。人们认为，I/O为50至250的有机CSP在小型化、I/O数量以及成本三个方面都兼顾到
了。
  2、 在第二类CSP中，把芯片与板之间的连接线考虑在内。
    在“扇入（Fan-in）CSP” 中，用於外部连接那部分的尺寸比芯片小；它们之间的
连线是为了重新布置在硅片上的连接点，把它们从四周移到中间，犹如Tessera的micro
BGA以及LG的BLP （Bottom Leaded Package：底部接线封装）。microBGA是用有机材料
作间隔，而BLP是用金属引线架。这两种封装的尺寸都做得很小。
    但是，封装的设计和芯片的设计是有关的。特别是当芯片的制造工艺尺寸一代比一
代更小时，这个缺点就暴露出来了：有时，连接点不能够适应新的裸硅片，封装技术便
需要改变。从设计方面讲，“扇入CSP”只能用在连接点间距小（0.5 mm）的情形，这时
可以增加I/O的数量，或者减小芯片的尺寸。因而，对印刷电路板的设计要求便很荷刻，
成本也较高。
    在“扇出（fan-out）CSP”中，用於外部连接那部分的尺寸略大於裸芯片，因而同
一种尺寸的封装有可能用於不同尺寸的裸芯片，而整个封装的外形和大小不必改变。
    用户可以根据生产线上的装配工艺成熟程度来选择引脚的间距，或者根据印制电路
板的成本来确定引脚的间距。对於前者，间距可取0.5 mm，如果需要，也可以取0.8 mm
。
    缩小硅芯片尺寸对印制电路板的布置和设计并无影响。而且，两家不同制造商所生
产的器件均可以用标准的CSP外形和尺寸，做出同样的CSP，与芯片的设计无关。
    总之，市场上出现了许多CSP，我们可以著重讨论两种不同的设计：在小型化和I/O
间距方面，“扇入设计”走得比较远，适合於要求系统尺寸小的产品，例如下一代便携
式电话。另一方面，“扇出设计”则用於要求比较低的产品，并不要求尺寸很小、但希
望印制电路板比较简单，装配工艺比较简单的产品。
    要留意的一点是，对於I/O数量不多的器件，如果用金属引线架而不是用有机基片制
造CSP，则是一个经济有效的方案。
在晶圆片上进行CSP封装
    “扇入”CSP引人注目的发展是一种可以在晶圆片上进行封装的技术，即WLCSP。这
是可以在晶圆片制造厂进行的一项工艺。它的优点是明显的，例如：
 1、从晶圆片开始到做出器件，整个工艺流程一起完成，生产计划和生产的进行可以做
到最优化。2、硅加工工艺和後面的封装测试可以在同一个地方进行，提高晶圆厂的自动
化水平，不必把晶圆送到别的地方去进行封装测试。3、测试是一起进行的，只需要在晶
圆上做一次，而且是在切割CSP封装产品之前进行。可以把测试的开支减少一半，相应地
，投资也减少（10~15 %）。4、可以把後勤工作优化。
    目前，己经出现了一些吸引人的WLCSP工艺（例如Chippak、Amkor、 ShellCase、F
CT等）。可以用这项工艺实现下一代封装（在今後的三至五年中将充份地使用）。
倒装芯片封装和CSP封装的比较
　　我们来比较CSP和倒装芯片封装（图3），两者都是焊接在一块印制电路板上面。骤
然看来，这两者的小型化程度不相伯仲。倒装芯片比较矮一些，它的电气性能略好一些
。它是在晶圆片上进行的，因而在成本方面应该比较有竞争力，那麽为什麽还要用SCP？

倒装芯片工艺有三个主要缺点，推迟了这个方案在PCB上的大量应用，虽然这项工艺在二
十多年前就出现了。
 1、 如图3所示，在倒装的芯片和PCB之间存在间隙，需要用液态环氧树脂（底部填料）
填满。如果没有底部填料，在头数百个高低温循环中，芯片与板之间焊点的故障率很高
，这是由於这两种材料的热膨胀系数（TCE）不同而引起的。
　 把底部填料滴到空隙里面，很花费时间、需要专门的设备，并且是在印制电路测试之
後进行，因为要把加了底部填料的芯片拆下来是实际上是不可行的。因此，如果板上有
倒装芯片，会影响PCB的装配流程。“底部填料”是影响倒装芯片在便携式产品中得到应
用的的主要因素，而便携式产品对价格是很敏感的。
　　CSP与之相反，它上面的球形焊脚尺寸较大，所以CSP和板之间的距离大些，从而能
够较好地弥补了高低温循环中热变形不匹配；而且，图14中的隔层很厚，它在硅片和板
之间又起到缓冲的作用。
 2、 倒装芯片封装在芯片上需要一层“重新布线层”，把布置在四周、间距为127~80μ
m的连接改变成250~400μm的间距。只有用比较大的间距，倒装芯片技术才不会对PCB成
本有很大的影响。但是，“重新布线层”在晶圆片生产过程增加了一道工序，随之增加
了成本。
 3、第三点是，用有机板做的产品量大、对价格很敏感，然而有关的基础设备和专业知
识 很有限。
　　由於上述这些原因，引起了全世界的生产商对CSP的兴趣不断增加。CSP可以作为一
种普通的封装，尺寸是标准的，它是用普通的SMT工艺焊到板上，和其它类型的封装用一
样的方法进行测试、搬运以及发货。
　　因此，CSP是数量很大的封装。据研究，到2002至2003 年，CSP将占整个IC市场的5
 ~ 6 %。为了达到这个目标，必须做到两点：一是，一些CSP的外形及尺寸的标准化；另
一是降低CSP以及安装CSP的板的成本。
　　标准化和成本是新型半导体器件封装获得成功的最主要因素。而推动标准化和产业
化的唯一因素是：最终用户的费用是多少。所以需要把封装的成本降到最低，在封装小
型化与印制电路板的复杂程度之间进行折　衷。
 图6　几种BGA的I/O数量，间距为0.8 mm（6a）及0.6 mm（6b）。
 图11　按结构对CSP进行的分类（fan-in、fan-out）以及连接所用的材料（金属引线架
、有机基片）。
 图14　CSP和倒装芯片两者都是焊在印制电路板上。为了减少焊点在早期的损坏，倒装
的芯片与板之间的间隙用环氧树脂填满。
逻辑器件的上升/下降时间和布线长度限制
上升/下降时间Tr 主要谐波分量F2=1/πTr 频谱分布Fmax=10*F2 最大传输线距离（微带
） 最大传输线距离（微带线） 74HC 13-15ns 24MHz 240 MHz 117cm 91cm 74LS 9.5ns
 34 MHz 340MHz 85.5cm 66.5cm 74H 4-6ns 80 MHz 800MHz 35 28 74S 3-4ns 106 MHz
 1.1GHz 27 21 74HCT 5-15ns 64 MHz 640MHz 45 34 74ALS 2-10ns 160 MHz 1.6GHz 1
8 13 74FCT 2-5ns 160 MHz 1.6GHz 18 13 74F 1.5ns 212 MHz 2.1GHz 12.5 10.5 ECL
12K 1.5ns 212 MHz 2.1GHz 12.5 10.5 ECL100K 0.75ns 424 MHz 4.2GHz 6 5

--
※ 来源:·哈工大紫丁香 bbs.hit.edu.cn·[FROM: 202.118.235.241]