METech 版 (精华区)

发信人: hitter (请稍后...涅磐中), 信区: METech
标  题: Berkeley大学EECS系CS专业计算机体系和设计实验概要
发信站: 哈工大紫丁香 (2004年01月18日17:00:38 星期天), 站内信件




实验一  了解实际系统性能
实验二  MIPS仿真和编程
实验三  熟悉WorkView工具软件
实验四  建立单循环数据通道
实验五  实现流水线处理器
实验六  缓存和主存
实验七  综合实验


实验一  了解实际系统性能
此实验是为了给学生以实际系统的感性认识而设置。使用Linpack软件来做系统性
能评价。使用daxpy循环来检测系统的性能。
问题一：daxpy循环
需要回答：
1．     循环一次要进行多少次浮点运算？
2．     一次函数调用要进行多少浮点运算？
3．     求出N次循环共需要的时间的表达式。
4．     总结消耗时间和浮点运算次数之间的关系。
问题二：评测daxpy
通过在不同机器上运行优化程度不同的daxpy循环来总结系统性能和程序之间的关
系。给出MIPS。


实验二  MIPS仿真和编程
问题一：SPIM介绍
SPIM是一种MIPS模拟器。本实验希望通过对于MIPS汇编程序的模拟来熟悉SPIM的基
本操作。
问题二：MIPS汇编编程
写一个MIPS汇编程序来比较两个整型数组
问题三：书写诊断程序
已经给除了有三个bug的SPIM程序，要求你通过一个诊断程序来发现这些错误。诊
断要按照一定的步骤来进行，在每一步标记出是否有错误。这个实验的目的是为了
熟悉MIPS的调试过程。


实验三  熟悉WorkView工具软件
本实验希望通过Workview工具的使用来熟悉原理图的设计和逻辑、时序仿真。
在开始试验以前应该阅读Workview的教程以减少实验的阻碍。
问题一：时序特征
本问题用Viewsim和Viewwave来设计一些简单的电路并且检测它们的时序特征。并
且需要上交它们的延迟波形。
问题二：4位CLA加法器
在这个问题中，你需要设计一个超前进位加法器（Carry Lookahead Adder）。
下面是框图：



问题三：64位快速加法器
使用上一个问题中地4位超前进位加法器来构造一个64位的快速加法器。从4位到
16位再到64位。

实验四  建立单循环数据通道
本实验有两个目标：1）熟悉VHDL语言以及VHDL语言和原理图的混合使用。2）构建
一个完整的单循环数据通道。
问题一：数据通道设计
使用两种器件：alu 和 ram2048*32
        首先要设计：1）32位的三态缓冲器2）多路数据选择器3）32位寄存器4）寄存器
堆5）移位寄存器
        设计完成后用VHDL设计检测以上器件的流程。
问题二：用VHDL来构建问题一的数据通道控制器
问题三：延迟和最大时钟周期
        求出这个数据通道所能容纳的最大时钟周期。

实验五  实现流水线处理器
本实验目的是实现流水线处理器。使用的仍然是上一个试验的存储结构，在下一个
试验中将对这个处理器做进一步的改进。
问题一：实现流水线设计
分五个步骤：
1．     得到缓存指令
2．     指令译码
3．     执行
4．     得到内存数据
5．     回写
问题二：评价流水线操作
计算一下使用流水线操作比原来的设计要节省多少时间？

实验六  缓存和主存
本实验为上一个实验中的处理器设计存储系统。
问题一：设计一个内存控制器
通过对原有的主存改进来得到一个新的内存系统。在设计过程中要遵循必要的时序
配合原则。
比如在一个读写过程中的时序配合关系图：









问题二：设计缓存
只需要设计一个缓存模块，用于数据和指令传输，也即数据与指令的缓存是一样的
。
基本要求如下：
16字的存储容量；块大小为2个字；Write-through；只用门电路，寄存器，选择器
和译码器实现。
问题三：为处理器提供仲裁机制来解决缓存的同时访问问题

实验七  综合实验
综合实验由一系列子实验组成，每一个子实验有相应的分数，每个组必须做够一定
得分数才可以通过。
子实验一：超标量
将原来的流水线处理器变成双通路的超标量流水线，以提高系统性能。
子实验二：无序操作
使用Tomasulo算法来实现无序操作，至少包括4个单元：指令获取、载入、存储、
整数ALU。
子实验三：多处理器
将两个处理器连接来实现多处理器结构。必须保证缓存的一致性以及做合理的同步
规划。
子实验四：多线程
使用两个硬件设备来处理系统延迟。多线程可以使系统立刻读取缓存上的数据从而
避免延迟。
子实验五：深度流水线
深度流水线将原来的流水线分解为5个以上的阶段，减少了处理器的循环时间。
子实验六：跳转目标预取
通过对JR命令的地址来预测JR命令的目标。
子实验七：记录缓存
实现一个至少8个命令的记录缓存器。
子实验八：流缓存器
使用4字FIFO来预先从内存中取得指令。

实验评价办法
（取自CS专业实验二的实验要求）
分值分布
一．（20分）
6．     打印my_test.cmd文件
7．     输出波形
8．     全加器的关键通路的波形
9．     四种不同测试情况的输出波形和延迟
10．    用描点法做直线拟合
11．    你设计的XOR的波形，并与标准的XOR比较
二．（10分）
1．     打印VHDL
2．     测试VHDL的命令文件
3．     延迟波形
4．     列出这个XOR和刚才的那个之间的至少3个不同点
三．（35分）
1．     4位加发器的原理图；波形图；命令文件；关键路径；最大延迟；估计延迟；

2．     比较至少两个其他组的设计。
四．（25分）
        1．     写出暗箱的简要描述
2．     画出暗箱的等价原理图
3．     你如何测试暗箱？列出命令文件
五．（5分）
        总体印象
六．（5分）
        实验记录评价。实验记录包括同组人的分工，实验时间，实验难度，建议。


EECS系综合实验
数字图像控制器
一．    实验目的
综合实验要求设计一个数字图像控制器（Digital Image Manipulator-DIM）。
DIM从一个视频摄像头或串行口获取数据，处理这幅图像，并且把新的图像在一个
LED阵列种显示。
第一阶段工作，从115.2K的串行线上读取数据，储存在一个64K的RAM中，显示在一
个10*14的LED阵列中。
第二阶段工作，对这些数据进行处理，包括平移、缩放、分割等，然后在LED阵列
显示。
第三阶段工作，对多幅图像处理后像电影般回放。

二．    顶层结构框图
 
三．    大量数据表单及原理介绍
相当复杂。详见附件。
四．    实验各阶段要求
实验分5个阶段进行，每个阶段有相应的要求和检查。持续约3个月的时间。
--
               一念不起为坐，见本性不乱为禅;

               外不著相，内不乱为定

               外禅内定，故名禅定，即时豁然，还得本心…….

※ 来源:·哈工大紫丁香 bbs.hit.edu.cn·[FROM: 218.9.120.186]