METech 版 (精华区)

发信人: hitter (有天), 信区: METech
标  题: 半导体产业IP复用现状概述
发信站: 哈工大紫丁香 (Sun Dec 28 21:58:33 2003), 站内信件


IP内核是满足特定规范，并能在设计中复用的功能模块。根据功能不同，内核可进行参数

化，也可不进行，但内核供应商必须提供相关的文档以及内核功能验证方法。令人遗憾的

是，目前还没有业界普遍接受的规范，不同公司的IP内核需要满足的规范也不尽相同，这

是很难在设计中融合不同厂商所提供内核的一个主要原因。尽管不同的组织都提出了内核

应满足的标准，但如果业界没有一个为大家所广泛接受的规范，IP内核集成的诸多问题仍

难以避免。 

IP内核的三种类型 

IP内核可以在不同的硬件描述级实现，由此产生了三类IP内核：软核、固核和硬核。这种

分类主要依据产品交付的方式，而这三种IP内核实现方法也各具特色。 

软核通常以可综合的HDL提供，因此具有较高的灵活性，并与具体的实现工艺无关，其主要

缺点是缺乏对时序、面积和功耗的预见性。由于软核是以源代码的形式提供，尽管源代码

可以采用加密方法，但其知识产权保护问题不容忽视。硬核则以经过完全的布局布线的网

表形式提供，这种硬核既具有可预见性，同时还可以针对特定工艺或购买商进行功耗和尺

寸上的优化。尽管硬核由于缺乏灵活性而可移植性差，但由于无须提供寄存器转移级(RTL
)
文件，因而更易于实现IP保护。 

固核则是软核和硬核的折衷。大多数应用于FPGA的IP内核均为软核，软核有助于用户调节

参数并增强可复用性。软核通常以加密形式提供，这样实际的RTL对用户是不可见的，但布

局和布线灵活。在这些加密的软核中，如果对内核进行了参数化，那么用户就可通过头文

件或图形用户接口(GUI)方便地对参数进行操作。对于那些对时序要求严格的内核(如PCI接

口内核)，可预布线特定信号或分配特定的布线资源，以满足时序要求。这些内核可归类为

固核，由于内核是预先设计的代码模块，因此这有可能影响包含该内核的整体设计。由于

内核的建立(setup)、保持时间和握手信号都可能是固定的，因此其它电路的设计时都必须

考虑与该内核进行正确地接口。如果内核具有固定布局或部分固定的布局，那么这还将影

响其它电路的布局。 

IP内核产业的三类主体 

对IP内核产业感兴趣的人可分为3类；第三方IP供应商、第三方IP用户和专属的IP设计人员

和用户。第三方IP供应商是那些只对内核开发感兴趣并以此作为最终产品销售或附属硅产

品的公司，这些公司并不关心如何将内核产品与整体产品设计进行接口。 

第三方IP用户为那些开展大型设计项目的公司服务的企业，他们希望通过利用来自外部的

内核加速产品的上市时间。IP用户正致力于开发针对特定应用的产品，而对自己开发专用

内核没有兴趣，因为自己重复利用这些内核的机会很小。最后，专属IP设计人员和用户则

服务于那些针对特定市场进行大规模内部专用产品设计的公司。这些公司设计复用的机会

很多，因为他们的设计主要针对某个特定市场。虽然这些公司在内部专用内核的设计中形

成了设计复用理念，但也购买一些外部开发的内核，以作为内部开发产品的有益补充。 


设计复用相关的组织 

由于IP已成为芯片设计的一项重要内容，因此业界成立了不同的组织以推动设计复用标准

的发展。他们的目标是开发一套业界标准，促进IP使用并简化外部IP与内部设计之间的接

口。下面将介绍那些致力于标准开发的组织及其作用。 

1. VSIA协会 

1996年9月虚拟接口联盟(VSIA) 成立，该联盟的成立是为了推动多个来源IP内核之间的“

混合搭配”而制订开放标准，从而加速SoC开发。该联盟的会员由业界各系统公司、半导体

公司、IP公司和EDA公司组成。 

VSIA希望通过发布开放的接口标准创建一个环境，这样VC就能以最少(甚至不需要)的胶合

逻辑电路轻松地满足“虚拟接口”需求，而且是基于功能和物理层面的。VSIA标准包括业

界已有的标准、公开或专有的数据格式，目标是创建可交付使用的内核标准格式，这样内

核就完全独立于各个用户的独特设计流程。 

2. OpenMORE 

Synopsys公司和Mentor Graphics公司合作开展了著名的OpenMORE(Open Measure of 
Reuse Excellence)计划，这是建立在两家公司共同发起的“复用方法指南”(RMM)基础上

的一项评估计划。OpenMORE将IP内核设计定义为可视为完整SoC设计一部分的独立设计。此

外，RMM还定义软核为软宏(soft macro)或以集成RTL代码形式交付的内核；而硬核则定义

为硬宏或以GDSII文件形式交付的内核。硬核可以是完整的设计、布局和布线。 

当设计人员决定为他们的设计购买IP内核时，IP评估将成为设计流程的重要环节。OpenMO
R
E方案有望通过为内核复用质量提供合理的评估模式而简化IP评估流程。IP开发人员在一个

工作表中填写有关硬核和软核的规则描述和应用指南，用户利用该过程得到的最后分数来

评估内核设计方法。 

工作表评估旨在改进内核的可复用性，进而改善IP内核集成至最终SoC设计的速度和可预测

性。需要注意的是，在各个公司独立开发IP设计标准的过程中，他们通常并不保证预想的

内核同实际内核在功能上完全匹配，因为无法保证其他公司也具有与那些既购买第三方IP

又自行设计IP的公司相同的设计复用风格。 

大部分OpenMORE用户是那些通常在使用公司内部开发的内核和第三方IP的公司。IP提供商

也可采用OpenMORE以使用户更方便地使用内核，从而减少客户支持。 

3. RAPID和VCX组织 

一些开发和销售IP的公司于1996年成立了可复用特定应用知识产权开发协会(RAPID)。该协

会致力于促进使用并接受外部IP产品，其目标是通过建立相关的准则，鼓励协会成员在电

子行业内或与产业标准组织合作时采用良好的商业和设计惯例，使设计人员更轻松地使用
I
P。 

“虚拟器件交换”(VCX)组织的任务是创建一个高效、开放的国际市场架构，以推进虚拟器

件(VC)业务。他们成立了一个“交易中心”，采用了股票和商品市场的最佳特性、服务和

结构进行VC交易。这两个组织成立了合资公司以加速开发并使VCX成为全球IP商务架构。 


业界对IP内核的观点 

在过去几年，业界和研究机构对于IP在设计过程的影响进行了一些讨论，他们从理论和实

践两方面论述了IP对SoC设计的影响。尽管市场上很早就出现了IP内核，但内核的市场地位

仍未确立，因此在向成熟市场发展过程中，内核产品的用户和供应商仍然面临着严峻的考

验。 

1. 用户的观点 

从事内核设计的开发人员一直对缺乏基础架构忧心忡忡。采用第三方内核时，最大的问题

在于文档编制。文档编制之后，还需要能提供100%覆盖范围的测试平台，以验证内核设计

。购买IP内核的设计人员不仅需要RTL文件，还需要保障设计性能。 

由于存在IP产品许可证和设计集成工艺的问题，尤其是当设计中采用多家供应商的内核时

，融合难度的增加使得采用第三方IP是否还有意义值得商榷。这些问题通常会推迟产品的

上市时间，进一步抵消了设计采用外部IP的优势。在设计工艺中严格遵循IP使用规范的公

司通常需要耗费相当多的资源开发内部IP政策和需求，不仅内部开发的IP需要遵循设计方

法，而且在购买外部IP之前更需要仔细地评估内核。评估IP的过程比较漫长，一般持续数

周甚至数月，而评估IP的成本也相当惊人，这不利于IP融入小公司的开发流程。 

2. 供应商的观点 

IP用户首次从IP供应商购买内核获取的经验非常重要。由于IP产业相对而言仍处于成长期

，因此IP在工程师之间的口碑相当关键。实际上，某些IP供应商甚至宣称80%的销售是“口

碑相传”的结果。显然，与客户之间良好的关系至关重要，但IP业界也开始寻求互联网的

帮助，供应商不仅利用互联网展示产品，还将其作为一种交货方式。可编程逻辑器件公司

也在IP开发中投入了大量的人力物力。 

像Altera和Xilinx这些公司已将IP产品的成功开发视为百万门级新器件产品获得成功的关

键因素。这些公司都开发了IP设计技术，并通过与第三方IP供应商的合作，协助客户理解

新设计方法以及为用户提供的内核程序。这两家公司也开发自己的内核和设计工具。 

尽管这些公司也经销IP内核，但他们的目标是缩短FPGA设计时间以出售更多的硅片。可以

通过出售内核许可来在一年的时间里将内核进行节点锁定(node-locked)，允许用户在着一

年时间内在其设计中随时地采用该内核。一些硅片销售商允许在特定的设计中使用其内核

，而只在其他设计中收取微不足道的内核复用费，而另外一些硅片销售商则对内核复用完

全不加任何限制。以出售IP为其主营业务的第三方IP供应商可选择不同的销售策略，他们

既可以出售内核以收取相关费用，用户可以将该内核用于特定设计或未来任何设计，也可

以选择按件计费的方式购买内核，从而降低用户购买内核的风险。此外，还可以采取综合

上述两种方式的混合模式。

--

※ 来源:．哈工大紫丁香 bbs.hit.edu.cn [FROM: 218.9.122.2]