METech 版 (精华区)

发信人: arctic (北极猪), 信区: METech
标  题: PMC-Sierra新推1.8 GHz主频双CPU核 64位MIPS-Powered多处理器
发信站: BBS 哈工大紫丁香站 (Fri Oct 22 11:59:10 2004)


　　PMC-Sierra公司在近日的秋季处理器论坛（Fall Processor Forum）上发布了其第三
代高集成64位MIPS-Powered 多处理器。这款RM11200处理器采用PMC-Sierra业经验证的系
统级芯片（Soc）平台设计方案和90纳米CMOS制程工艺，集成两个全新设计的1.8 GHz E11
K CPU核心，并采用了高速内存和I/O接口，其中包括两个DDR2、两个PCI Express、四个千
兆以太网端口和HyperTransport（参见图1）。RM11200处理器在设计上为客户提供了最高
水平的处理性能、低功耗以及高度集成，可用于高性能的网络、存储和通讯应用，如企业
路由器、存储系统和DSLAM。
业界分析师兼嵌入式处理器测试基准联盟（EEMBC）主席Markus Levy表示："PMC-Sierra作
为高运行频率嵌入式处理器的重量级供货商地位一直广为业界认可，这一点在新E11K核心
上再次得到体现。而且，PMC-Sierra为这款1.8GHz嵌入式处理器核心配备了满足下一代嵌
入式系统要求的外设，其中包括了DDR2-800。显而易见，RM11200处理器将提供MIPS-base
d处理器的最佳性能。" 
　　PMC-Sierra微处理器产品部副总裁兼总经理 Steve Perna表示："系统设计人员在开发
高性能设备时通常会面临多项难题，其中包括如何平衡高I/O带宽、低内存延迟、高处理性
能和低功耗之间的需求关系。唯有RM11200处理器能够解决这些关键性的难题，为客户提供
最理想的系统性能和低功耗。" 
　　采用具有超高带宽的新一代内存和I/O接口
　　为了满足下一代网络、存储和通讯设备的高带宽要求，RM11200处理器提供了诸如DDR
2、PCI Express、千兆以太网和HyperTransport等多种内存和I/O接口。它的两个64位DDR
2内存控制器支持高达DDR2-800的频率，并且支持8位ECC纠错。PCI Express接口可支持两
个4-lane接口或单个8-lane接口。其4个以太网接口支持每端口8个队列自动分配，并能执
行硬件校验和功能。另外，HyperTransport接口运行速率高达600 MHz，可提供高达10 Gb
ps的全双工带宽。所有这些I/O接口都支持Direct Deposit。这项技术允许外部的外设直接
写入到L2高速缓存中，从而避免了代价高昂的外部内存存取，同时大幅提高了系统性能。

　　E11K高速缓存针对性能和可靠性进行优化
　　以E9K CPU业经证实的优异性能为基础，每个E11K核心均将指令Cache容量 翻4倍至64
KB、将数据Cache容量翻2倍至32KB，并提供了共达1 MB的芯片内L2高速缓存，而且L1和L2
缓存均采用了ECC纠错以保持最高的数据可靠性。双7级对称式超标量E11K核心采用5态MOE
SI高速缓存同步协议，支持全硬件处理器对处理器的高速缓存同步功能，并且支持每个I/
O接口的全硬件I/O同步功能。
　　非阻塞式XBAR连接提供高带宽和低功耗
　　XBAR采用极低的3纳秒端口对端口延迟时间，将处理器核心、内存和I/O接口连接起来
，并且支持累计超过1 Tbit/s的带宽。XBAR采用了无时钟（clockless）技术，由于这项技
术不需要全局时钟信号，从而削减了这方面的功耗。因此，XBAR的功耗与其正在交换的数
据量成正比
 

--
                        _//|.-~~~~-, 
                      _/66  \       \_@ 
                     (")_   /   /   | 
 我是一只来自北极的猪  '--'|| |-\  / 
                          //_/ /_/ 

※ 来源:·哈工大紫丁香 http://bbs.hit.edu.cn·[FROM: 218.9.123.146]