精华区文章阅读

发信人: alphame (糊涂), 信区: METech
标  题:  IC封装趋势的当前挑战zz
发信站: 哈工大紫丁香 (Wed Jul 14 16:50:27 2004), 转信

发信人: zhaohb03 (彗星), 信区: METech
标  题: IC封装趋势的当前挑战
发信站: BBS 水木清华站 (Wed Jul 14 12:28:27 2004), 站内

IC封装趋势的当前挑战

作者：Scott Jewler，Amkor Technology Inc.,Chandler，Arizona

由于业界将全部的注意力都集中在晶园制程，先进集成电路【IC】以及微电子终端产品上，
使得一般人都未发现到IC封装也正被推向更复杂的技术层面。在新产品研发的更初期阶段，
硅芯片与封装设计工程师之间的高阶协调需求性，目前正逐渐的增加中，最终结果将是一个
前所未有的先进IC封装解决技术，此技术让我们所使用的科技玩意【techno gadgets】得以
工作。
今日，大多数封装技术的急速成长，可归功于组件与系统工程师在封装技术与价格上的要
求与努力。除了日益复杂的封装选择外，电子组件制造厂对系统内的功能区块【functional
block 】，何者应该分割成单一的封装也正面临着困难的抉择。在许多高性能以及受空间
影响【space_sensitive】的应用上，在一个IC封装内的系统级封装【system in a package
，SiP】方式正在迅速的成为一个选择方向。
除了上述的趋势外，由于更错综复杂的供应链关系以及许多技术上的挑战，使得组件，封装
，最终系统设计以及制造公司之间，都需要新的合作层面。

封装需求

由于半导体组件与终端产品系统技术的持续进展，对封装性能的需求，封装技术急速成长
。在组件方面，更小的微影尺寸，更高的做作频率与消耗功率，与其他组件不断增加的接角
数目，使得封装结构与构装技术不断的进步。更薄，更小，以及功能不断增加的终端产品，
对现有的封装技术也产生了挑战。图国价格能忽略的话，似乎一小部分的封装结构，就能够
充分的满足所有这些组件与系统层面的需求。不过，大部分的电子供应链都承受极大的价格
压力，所以若能以最低的价格提供恰当的封装方法，才能被继续的使用。
尽管平面数组式封装【area array packaging】的广泛采用，显著的改变了IC封装的性质，
不过根基于传统式导线架【lead frame_based】的封装技术，倒不会因此而停顿而技术的扩
充与成长。
例如ExoposePad与MicroLeadFrame，此两种创新的封装技术，能将传统的封装结构延伸进入
更严苛的应用领域。
应用ExposePad技术，能将30年来完全隐密，内藏封装内的晶垫【paddle】向下移动，并且
在封装背面外露。当晶垫作为接地层【ground】时，加倍功率处理能力，同时显著的降低封
装的线圈电感【package loop inductance】。
MicroLeadFrame更进一步的延伸此技术概念，以封装底部的连接块【lands】取代传统的外
导线。此种修改减少了60％的封装尺寸，而且更降低了高频应用时的导线电感【lead induc
tance】。由于此两种技术能以合理的价格，提供适当的性能，满足许多严苛的应用，所以
在市场上都极为成功。

平面数组式封装

在苛挠性薄膜以及坚硬的PCB基板上面进行平面式封装，其激增更是明显，几乎所有的半导
体组件，都可以从封装基板的订做式设计【customized design】获得益处，例如信号分配
【signal routing】的最佳化以及对热，电性的提升。而且基板的加工成本【substrate to
oling costs】能较导线的冲压【stamped leadframes】成本小于两个数量等级。
成本障碍消除后，平面数组式封装的基板订做式设计更为广为采用，更高的操作频需求，增
加了订做式基板设计的需求。仅在数年之间前，在基板设计完成后，大部分的封装电性寄生
模型【parasitic models】才开始进行设计，于许多使用例子上，寄生模型仅用在填写数据
表而已，在许多高速应用的设计上，词法以不适用。封装基板在设计式，必须充分考虑对电
路性能的影响，在日渐增加的设计实例上，组件，封装于系统射界必须同步完成，使之在第
一回合设计即满足功能需求。
同步设计【concurrent design】需求，仅在封装应用变的更特殊化【application_specifi
c】时，方会增加。半导体设计公司与组件整合制造厂需要提供最佳化封装设计，让设计的
组件得以发挥功效。设计这些封装的专业技术需要在公司内部研发，或者由提供封装的合作
厂商给予这些技术。由于封装结构与材料持续的扩充与成长，所以需要更多的资料与解决方
法，以保证组件的性能不会被封装限制。
平面数组式封装技术也经常在改善，使之能以正确的价格，提供最佳化的热性能。

芯片级封装

数组模封【arry molding】以及单切芯片级封装【saw_singulated chip scale packages ,
CSPs】的引入，更进一步消除了封装发展的障碍。在过去，传统式的分别模封【individual
ly molded】以及单冲切式【punch_singulated】封装的高产量封装－组装加工机组，其价
格会超过50万美元；但目前，现有的单切封装【saw_singulated package】组装生产线，已
经能以小于5万美元的成本进行再重组建【re_tooled】。
过去几年，可供选择封装类别的急速成长，加工成本的降低居功不小。考量平面数组式单切
芯片级封装的厚度变化趋势，对每一个厚度更小的封装型态，其所增加的加工成本都很小，
在每个产品系列中，从几个平方毫米到超过20平方毫米，从几个到数百个接点球【terminal
balls】或接点垫【terminal arry】的封装，都能以相当的另增加工投资完成制造。矩形
，各种接脚间距【terminal pintches】,数组数目降低【depopulated arrys】
,以及其它的选择都能加入封装设计，使得封装性能得以最低的价格进行最佳化。

先期协调

封装结构的急速发展，对半导体组件以及封装公司产生了深度的挑战，挑战早在设计阶段就
开始。封装设计已经不再能等到组件设计快要完成后再开始，几乎所有的组件都需要订做的
基板工作设计【custom substrate artwork】。在进行初始之前，各式各样的组装工具配置
必须先准备与处理，此种订做化的组装工具不但包含传统式的芯片粘着【die attach】,焊
线夹具【wire bond fixtures】。
因为绝大部分的新设计有其市场化的强大时程压力，所以没有工程师会对其顶头上司或客户
解释，由于封装部门或合约供货商无法恰当的准备设备与材料，所以制造除了的新晶园片无
法进行芯片组装。
上述问题让Amkor Technology以及其它的大型构件厂，对新产品导入流程【new product in
troduction process】再加以重新所整合【re－engineer】。由于每季度完成上百件的订做
化设计【custom design】加上遍及世界的客户与工厂，网络化的计划管理工作流程引擎程
序【web_based project management work flow engine】能大幅降低进入市场的时程以及
人力负荷，并且保证每件设计第一次就做好。
比方说，我们的客户使用能抓住需求的网络化新产品导入工具，依照设计需求的特殊性，无
论是简单的基板布局【substrate layout】或包含完整的热与电型仿真式以及最佳化的复杂
共同设计【co_design】，只要开始执行就能追踪，管制到工作结束为止。最后的封装工具
需求与制造位置将与可获得的加工数据库相比较，模封工具，锡球置放工具，电源插座等所
需之新加工需求均加以特别显示，采购流程随即激活与追踪。
基板工作设计以及例如热击【heat slugs】制品，被动组件等的单件订单【piece part ord
ers】，也同时起始与持续追踪。结果是能有效率，迅速的管理全部制造设备的整理，能加
速客户产品的流程，从封装组合制程一直到使用客户的手中为止。

与日俱增的复杂性

封装技术的复杂性可能会持续的增加，系统封装【Sip】已经成为一个具成本效益与灵活的
技术，能在一个封装内，完成全部电性功能区块的整合。在一个普通的IC封装内，多远半导
体组件与其它被动与主动组件的整合，将为大量商业与消费应用带来益处。尽管系统芯片【
SoC】仍持续为许多电子公司的聚焦点，不过在许多的应用上，在以封装级整合为客户提供
完整的次系统。
系统封装【Sip】能合成更小的，更标准化的硅芯片设计，以制造最终系统的功能区块。在
晶圆生产中的高光罩费用，产品的短寿命，相当低的良率以及晶圆制程的繁杂技术，使得So
C在某些应用上，不是那么受欢迎。借着将多样组件构装入一个单一的IC封装，一些
SiP应用能解决前所述的问题。逻辑组件与存储元件的组合大行其道，在不同的应用上，逻
辑组件能与不同的记忆容量组合，以进行封装产品订做。
在射频【RF】应用上，被动网络设计【passive network design】为完成次系统设计的关键
所在，SiP能将次复杂性自主机板移到封装内。此方法在无线应用上很普遍，标准的无线电
组件能对最终产品提供无线连结【wireless connectivity】，而无需大量的射频设计能力
。
尽管多芯片模块在芯片等级筛选不良组件的能力，持续的对业界产生挑战，在许多时候，与
SiP有关的良率损失，仍较晶圆制造阶段对多样技术进行整合所获致之良率为佳。

三维封装

对有空间限制性的系统封装【SiP】应用而言，三维封装【Three_dimensional packaging】
技术正广泛被采纳，在封装内堆栈硅芯片，使得多样组件能以单一芯片空间内方式整合在一
起，目前大多数的手机都以此种技术生产。快闪Flash内存与SRAM记忆一般都堆栈在单一的
芯片封装【CSP】内。
未来手机功能朝向2.5G到3G内存发展时，需要更高层次的整合。许多公司为了增加组件内存
容量，将对数字频带处理器组件【digital base band processor device】,也可能对其他
特殊导向集成电路ASTCs的功能，例如MP3译码与GPS处理，加以整合堆栈式的封装架构。

挑战的底线

封装等级整合的增加，对电子供应链产生了一些新的挑战，在单一封装里的不同硅组件，可
能来自不同家半导体厂商。把晶圆再交由封装厂，进行后续封装制程的传统式半导体厂生产
模式，无法轻易的处理上述复杂性。在半导体厂，封装厂以及最终客户之间需要新的合作程
度，以发展一个供应链，足以有效率完成整合设计，同时对库存与产率风险保持公平配置。
封装系统内不同组件的可测试性，以及设计于系统内的恰当性能，都需要加以考虑，这个领
域目前正是如火如荼。虽然最适合的商业模式仍未浮现，不过关键特性已经开始定义，无疑
的，对未来最终产品的高速以及高度整合化需求，已将此制程定义未当前要务。于各个核心
能力领域提供技术的不同公司，期间的新合作关系必须为此新商业模式的中心。
不久的将来，IC封装将包括对微机电，光学，光子组件与包含半导体此系统的整合，许多的
技术挑战，例如可移动机械续建的保护，微粒控制，镜片安装以及光纤标准，成为封装发展
与前所论及整合挑战的首要议题。成功的克服此些挑战，将为科技产品带来舞客想象的新世
界。
由于对传统IC封装的性能需求，组件与系统技术的进展，造成了封装技术的蓬勃发展。因为
应用需求变的更严苛，使得封装技术扩充发展，已最低的价格提供最佳化的解答。加工成本
的降低以及较新的封装技术，已经消除了过去与封装发展有关的障碍。不过，在以短产品交
期【short lead times】,大量【high volume】方式提供大批的订做化封装时，会产生新的
问题。封装整合程度的增加，使得更小，性能更佳的制成品得以实现，不过对传统的电子供
应链却产生了新挑战。

--

    设计者的任务就是把不得不做的事情说成是精心设计的结果

                                                       ----- 某名人语录

※ 修改:·alphame 于 Jul 14 16:53:14 修改本文·[FROM: 202.118.247.*]
※ 来源:·哈工大紫丁香 bbs.hit.edu.cn·[FROM: 202.118.247.*]

METech 版 (精华区)