METech 版 (精华区)

发信人: ids (Plan9), 信区: METech
标  题: Synopsis SoC部分软件说明
发信站: 哈工大紫丁香 (2003年12月30日11:00:56 星期二), 站内信件

转载 Synopsis SoC部分设计软件说明

    （1）LEDA 
　　LEDA?是可编程的语法和设计规范检查工具，它能够对全芯片的VHDL和Verilog描述、
或者两者混合描述进行检查，加速SoC的设计流程。
    LEDA预先将IEEE可综合规范、可仿真规范、可测性规范和设计服用规范集成，提高设
计者分析代码的能力。 
　　（2）VCS 
　　VCS是编译型Verilog模拟器，它完全支持OVI标准的Verilog HDL语言、PLI和SDF。VCS
具有目前行业中最高的模拟性能，其出色的内存
    管理能力足以支持千万门级的ASIC设计，而其模拟精度也完全满足深亚微米ASIC 
Sign-Off的要求。VCS结合了节拍式算法和事件驱动算
    法，具有高性能、大规模和高精度的特点，适用于从行为级、RTL到Sign-Off等各个阶
段。VCS已经将CoverMeter中所有的覆盖率测试功
    能集成，并提供VeraLite、CycleC等智能验证方法。VCS和Scirocco也支持混合语言仿
真。VCS和Scirocco都集成了Virsim图形用户界
    面，它提供了对模拟结果的交互和后处理分析。 
　　（3）Scirocco 
    Scirocco是迄今为止性能最好的VHDL模拟器，并且是市场上唯一为SoC验证度身定制的
模拟工具。它与VCS一样采用了革命性的模拟技术，
    即在同一个模拟器中把节拍式模拟技术与事件驱动的模拟技术结合起来。Scirocco的
高度优化的VHDL编译器能产生有效减少所需内存，
    大大加快了验证的速度，并能够在一台工作站上模拟千万门级电路。这一性能对要进
行整个系统验证的设计者来说非常重要。 
　　（4）Vera 
　　Vera验证系统满足了验证的需要，允许高效、智能、高层次的功能验证。Vera验证系
统已被Sun、NEC、Cisco等公司广泛使用以验证其实
    际的产品，从单片ASIC到多片ASIC组成的计算机和网络系统，从定制、半定制电路到
高复杂度的微处理器。Vera验证系统的基本思想是
    产生灵活的并能自我检查的测试向量，然后将其结合到test-bench中以尽可能充分测
试所设计的电路。Vera验证系统适用于功能验证的
    各个层次，它具有以下特点：与设计环境的紧密集成、启发式及全随机测试、数据及
协议建模、功能代码覆盖率分析。 
　　（5）Physical Compiler（设计平台中不含此模块） 
　　 Physical Compiler?解决0.18微米以下工艺技术的IC设计环境，是Synopsys物理综合
流程的最基本的模块，它将综合、布局、布线集成
    于一体，让RTL设计者可以在最短的时间内得到性能最高的电路。 通过集成综合算法
、布局算法和布线算法。在RTL到GDS II的设计流程中， 
    Physical Compiler向设计者提供了可以确保即使是最复杂的IC设计的性能预估性和时
序收敛性。 
　　（6）ClockTree Compiler （设计平台中不含此模块） 
　　ClockTree Compiler是嵌入于Physical Compiler的工具，它帮助设计者解决深亚微米
IC设计中时钟树的时序问题。它不仅能够简化
    设计流程，而且可以极大的提高时钟树的质量：对于插入延时有5％－20％的改进，对
时钟偏移有5％－10％的改进。 
　　（7）DC-Expert 
　　DC Expert? DC是十二年来工业界标准的逻辑综合工具，也是Synopsys最核心的产品。
它使IC设计者在最短的时间内最佳的利用硅片
    完成设计。它根据设计描述和约束条件并针对特定的工艺库自动综合出一个优化的门
级电路。它可以接受多种输入格式，如硬件描述
    语言、原理图和网表等，并产生多种性能报告，在缩短设计时间的同时提高设计性能
。 
　　（8）DC Ultra 
　　对于当今所有的IC设计，DC Ultra? 是可以利用的最好的综合平台。它扩展了DC 
Expert的功能，包括许多高级的综合优化算法，让关
   键路径的分析和优化在最短的时间内完成。在其中集成的Module Compiler数据通路综
合技术， DC Ultra利用同样的VHDL/Verilog流程，
   能够创造处又快又小的电路。 
　　（9）DFT Compiler 
　　DFT Compiler提供独创的"一遍测试综合"技术和解决方案。它和Design Compiler、Ph
ysical Compiler系列产品集成在一起的，包含
    功能强大的扫描式可测性设计分析、综合和验证技术。DFT Compiler可以使设计者在
设计流程的前期，很快而且方便的实现高质量的测试
    分析，确保时序要求和测试覆盖率要求同时得到满足。DFT Compiler同时支持RTL级、
门级的扫描测试设计规则的检查，以及给予约束的
    扫描链插入和优化，同时进行失效覆盖的分析。 
　　（10）Power Compiler 
　　Power Compiler?提供简便的功耗优化能力，能够自动将设计的功耗最小化，提供综合
前的功耗预估能力，让设计者可以更好的规划功耗
    分布，在短时间内完成低功耗设计。Power Compiler嵌入Design 
Compiler/Physical Compiler之上，是业界唯一的可以同时优化时序、
    功耗和面积的综合工具。 
　　（11）Module Compiler 
　　Module Compiler?是专门针对复杂、高性能数据路径(Datapath)电路设计的综合工具
，可以进行自动的数据路径综合并使设计流程简化，
   让设计者能够在非常短的时间内创造出高性能的电路。易用的参数化语言和快速的综合
引擎可以让设计者快速的进行结构分析和调整。Module
   Compiler创造出的设计可以方便的在不同的工艺中实现，同时保证数据通路的高速性能
和最小的面积。 
　　（12）PrimeTime 
　　PrimeTime? 是针对复杂、百万门芯片进行全芯片、门级静态时序分析的工具。PrimeT
ime可以集成于逻辑综合和物理综合的流程，
    让设计者分析并解决复杂的时序问题，并提高时序收敛的速度。PrimeTime是众多半导
体厂商认可的、业界标准的静态时序分析工具。 
　　（13）Formality 
　　Formality? 是高性能、高速度的全芯片的形式验证：等效性检查工具。它比较设计寄
存器传输级对门级或门级对门级来保证它没有偏离
   原始的设计意图。在一个典型的流程中，用户使用形式验证比较寄存器传输级源码与综
合后门级网表的功能等效性。这个验证用于整个设
   计周期，在扫描链插入、时钟树综合、优化、人工网表编辑等等之后，以便在流程的每
一阶段都能在门级维持完整的功能等效。这样在整
   个设计周期中就不再需要耗时的门级仿真。将Formality和PrimeTime这两种静态验证方
法结合起来，一个工程师可以在一天内运行多次验
   证，而不是一天或一周只完成一次动态仿真验证。 
　　（14）ASTROTM（设计平台中不含此模块） 
　　Astro是Synopsys为超深亚微米IC设计进行设计优化、布局、布线的设计环境。Astro
可以满足5千万门、时钟频率GHz、在0.10及以下
   工艺线生产的SoC设计的工程和技术需求。Astro高性能的优化和布局布线能力主要归功
于Synopsys在其中集成的两项最新技术：
   PhySiSys和Milkyway DUO结构。 
　　（15）APOLLO-IITM 
　　Apollo-II是世界领先的VDSM布局布线工具。它能对芯片集成系统的VDSM设计进行时序
、面积、噪声和功耗的优化。Apollo-II的优点： 
　　◎ 使用专利布局布线算法，产生出最高密度的设计； 
　　◎ 使用先进的全路径时序驱动的布局布线、综合时钟树算法和通用时序引擎，获得快
速时序收敛； 
　　◎ 与Saturn和Mars一起使用，可提供对时序、功耗和噪声的进一步优化； 
　　◎ 应用了如天线和连接孔等先进特性，能适应VDSM的工艺要求； 
　　◎ 高效强大的ECO管理和递增式处理，确保最新的设计更改能快速实现。 
　　（16）MARS-RAILTM（设计平台中不含此模块） 
　　Mars-Rail用于功耗和电漂移的分析和优化，以完成低功耗高可靠性的设计。它将自动
在Apollo-II的布局布线中起作用。
Mars-Rail的优点： 
　　◎ 使用专利布局布线算法，产生出最高密度的设计； 
　　◎ 使用先进的全路径时序驱动的布局布线、综合时钟树算法和通用时序引擎，获得快
速时序收敛； 
　　◎ 与Saturn和Mars一起使用，可提供对时序、功耗和噪声的进一步优化； 
　　◎ 应用了如天线和连接孔等先进特性，能适应VDSM的工艺要求； 
　　◎ 高效强大的ECO管理和递增式处理，确保最新的设计更改能快速实现。 
　　（17）MARS-XTALKTM 
　　Mars-Xtalk可以进行充分的串扰分析，并能够进行防止串扰发生的布局和布线，解决
超深亚微米芯片设计中的信号完整性问题。 
　　（18-19）COSMOS LE/SETM 
　　Synopsys的Cosmos解决方案可以进行自前向后的混合信号、全定制IC设计。它可以很
好的处理自动化的设计流程和设
计的灵便性，使得设计周期可以缩短数周甚至几个月。CosmosLE提供了一个基于Milkyway
数据库的完整物理IC设计环境，
同时可以无缝集成，动态交互操作所有Synopsys公司领先的物理设计工具。同时，CosmosS
E还提供了一个易用的、基于
Synopsys仿真工具的仿真环境，可以让设计者从不同的抽象层次来分析电路是否符合要求
。 
　　（20）HERCULES-IITM 
作为物理验证的领先者，Hercules-II能验证超过1亿只晶体管的微处理器、超过1000万门
的ASIC和256MB的DRAM，推动
技术前沿不断进步。Hercules通过提供最快的运行时间和高速有效的纠错（debugging）来
缩短IC设计的周期。它综合
且强大的图形界面能迅速帮助设计者发现并处理设计错误。Herculus具有进行层次设计的
成熟算法，进行flat 
processing的优化引擎和自动确定如何进行每个区域数据处理的能力-这些技术缩短了运行
时间，提高了验证的精确度。 
　　（21）NanoSim (STAR-SIMXT) 
　　NanoSim?集成了业界最优秀的电路仿真技术，支持Verilog-A和对VCS仿真器的接口，
能够进行高级电路仿真的工具
，其中包括存储器仿真和混合信号的仿真。通过Hierarchical Array Reduction (HAR)技
术，NanoSim 几乎可以仿真
无限大的仿真存储器阵列。 
　　Star-SimXT 是一个准确、高容量、高绩效、易用的瞬态电路仿真软件。Star-SimXT 
能够处理超过500万电路元件的
设计，提供的电流电压波形图与SPICE结果的误差小于5%，而它的仿真速度比 Spice 快 
10 到 1000倍。Star-SimXT 可
以采用现有的 Spice 模型。 
　　（22）STAR-HSPICETM 
　　Star-Hspice 是高精确度的模拟电路仿真软件，是世界上最广泛应用的电路仿真软件
，它无与伦比的高精确度和收
敛性已经被证明适用于广泛的电路设计。Star-Hspice 能提供设计规格要求的最大可能的
准确度。 
　　（23）STAR-RCXTTM 
　　Star-RCXT用来对全新片设计、关键网以及块级设计进行非常准确和有效的三维寄生参
数提取，Star-RCXT还可以提供
内建的电容电阻数据压缩，延时计算以及噪声分析。Star-RCXT 提供层次化处理模式以及
分布式处理模式以达到最高处
理量。Star-RCXT紧密结合于 Synopsys 的 SinglePass 流程。 
　　（24）TetraMAX ATPG 
　　TetraMAX? ATPG是业界功能最强、最易于使用的自动测试向量生成工具。针对不同的
设计，TetraMAX可以在最短
的时间内，生成具有具有最高故障覆盖率的最小的测试向量集。TetraMAX支持全扫描、或
不完全扫描设计，
同时提供故障仿真和分析能力。 
　　（25）DesignWare 
　　DesignWare是SoC/ASIC设计者最钟爱的设计IP库和验证IP库。它包括一个独立于工艺
的、经验证的、可综合的虚
拟微架构的元件集合，包括逻辑、算术、存储和专用元件系列，超过140个模块。DesignWa
re和Design Compiler的结
合可以极大地改进综合的结果，并缩短设计周期。 

　　Synopsys在DesignWare中还融合了更复杂的商业IP（无需额外付费）目前已有8051微
控制器、PCI，PCI－X，
USB2.0，MemoryBIST，AMBA SoC结构仿真，AMBA总线控制器等IP模块。 
　　DesignWare中还包括一个巨大的仿真模型库，其中包括170,000多种器件的代时序的功
能级仿真模型，
包括FPGAs (Xilinx, Altera,…), uP, DSP, uC, peripherals, memories, common 
logic, Memory等。
还有总线(Bus-Interface)模型PCI-X, USB2.0, AMBA, Infiniband, Ethernet, IEEE1394
等，以及CPU的
总线功能仿真模型包括ARM, MIPS, PowerPC等。
 
--
              ~
             @ @    o0Join our Linux World.0o   
             /V\   
            // \\
           /(   )\
            ^`~`^

※ 来源:·哈工大紫丁香 bbs.hit.edu.cn·[FROM: 218.9.120.53]