发信人: whynot (父亲那双破草鞋), 信区: cnElectric
标  题: Re: 请教关于对FPGA进行配制的问题
发信站: 哈工大紫丁香 (Sun Nov 28 09:07:37 1999), 转信

发信人: huoxf (  ), 信区: Circuit       
发信站: BBS 水木清华站 (Sat Apr  3 01:45:28 1999)

【 在 thsam (问题) 的大作中提到: 】
: 我使用Xilinx的XCS10进行设计，欲采用电缆加载的方法对其进行配置
: 请问加载电缆中有哪些信号引线，应如何与XCS10的配制引脚进行连接
                        ````CCLK,DIN,AND INIT          
关于配置引脚的连接：如果是实验阶段，建议用加载电缆下载程序。可以用串口
或者并口做一个加载的程序，照着FPGA配置时序做就可以了。我今天晚上刚做好，
用的是并口。其实你只要用任何一种方法把他的DIN和CCLK的时序写对了就可以了。
我个人觉得如果你有耐心，你完全可以全部用手工的方法完成配置过程。具体操作是：
用两个拨码开关，一个用于CCLK，一个用做DIN，首先CCLK=LOW，然后DIN有效，
再使CCLK=HIGH，如此循环几万次，一定能完成配置过程！！！

现在应该理解了如何连接配置引脚了吧？随意，只要能把数据送进去，就可以了。
在这方面FPGA对外部世界的感受完全是一个“黑箱”，只要数据送进来，管它是怎么
送的！！！
: 另外采用串行方式对FPGA进行配制时，除使用Xilinx公司生产的XC1700
: 系列串行PROM外，还可以采用那种便宜的片子。

好象除了XC1700外，没有别的片子了。如果你 打听到了有，请告诉我一声。
我也想省点银子呢。

: 多谢。


--
※ 修改:·huoxf 於 Apr  3 01:49:47 修改本文·[FROM:  166.111.60.181]

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: ningx.bbs@bbs.net.ts]