发信人: whynot (父亲那双破草鞋), 信区: cnElectric
标  题: Re: fpga节省资源设计的一个例子(vhdl)
发信站: 哈工大紫丁香 (Fri Dec 24 09:33:49 1999), 转信

发信人: gyw (::-)), 信区: Circuit       
发信站: BBS 水木清华站 (Mon Dec  6 18:31:17 1999)

我用FPGA-Express 3.0综合，
第一种设计用13个area, 5 flip-flops.
第二种用12个area, 5 flip-flops.
第一种比第二种多了一个inverter.
事实上，第一种写法与第二种写法的区别
也仅仅在于一位数据是反相的。
不知道你用什么工具综合的？



【 在 wavelets (wavelet) 的大作中提到: 】
: 差别不是一两个LE，而是2倍的LE，虽然还有可能利用LE
: 中浪费的资源，但迟延便是一个问题了。
: 毕竟FPGA最适合的是流水结构的设计。
: 一个N位计数器，一种用N个LE，（不包扩IO的消耗的IOE）
: 另一种用2N个。
: 至于同步的初始化和副位，那是设计特定的需要。
: 对于控制时隙的操作，是常用的方法。


--

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: ningx.bbs@smth.org]