发信人: whynot (父亲那双破草鞋), 信区: cnElectric
标  题: Re: vhdl怎么在max+plus2中编译呀
发信站: 哈工大紫丁香 (Wed Dec 22 12:00:51 1999), 转信

发信人: frankrick (Garfield), 信区: Circuit       
发信站: BBS 水木清华站 (Tue Nov 30 19:26:37 1999)

【 在 lijg (钻天鼠) 的大作中提到: 】
: Maxplus2对VHDL不是很支持，他自己有一种语言，叫AHDL，和VHDL比较类似。
: 你可杂FPGAExpress综合出网表，再用Maxplus2。

        好象不是这样的。AHDL和VHDL并不类似，说简单点，AHDL就是用文本方式
        描述的原理图，不象VHDL，能够天马行空，非常的抽象。MAXPLUS2之所以
        不很支持VHDL，是因为她是为FPGA使用的，而FPGA一般都工作在同步状态
        下，不能支持任意宽度的器件延迟。另外，国外的ASIC厂商建议我们采用
        同步设计方法。
--

        别伤心，总有一天我会回来的......

--
☆ 来源:．哈工大紫丁香 bbs.hit.edu.cn．[FROM: ningx.bbs@smth.org]